| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-17页 |
| 第一章 绪论 | 第17-23页 |
| 1.1 论文研究背景 | 第17-22页 |
| 1.1.1 合成孔径雷达发展及现状 | 第17-19页 |
| 1.1.2 合成孔径激光雷达发展及现状 | 第19-21页 |
| 1.1.3 雷达实时信号处理 | 第21-22页 |
| 1.2 论文主要内容 | 第22-23页 |
| 第二章 成像算法 | 第23-39页 |
| 2.1 引言 | 第23页 |
| 2.2 成像原理 | 第23-28页 |
| 2.2.1 距离向分辨率 | 第23-24页 |
| 2.2.2 方位向分辨率 | 第24页 |
| 2.2.3 成像过程 | 第24-28页 |
| 2.3 匹配滤波与解线频调 | 第28-32页 |
| 2.3.1 匹配滤波 | 第28-30页 |
| 2.3.2 解线频调 | 第30-32页 |
| 2.4 R-D算法 | 第32-36页 |
| 2.4.1 距离徙动 | 第32-34页 |
| 2.4.2 距离-多普勒算法 | 第34-36页 |
| 2.5 插值算法 | 第36-37页 |
| 2.6 应用于本项目中的成像算法 | 第37-39页 |
| 第三章 SAL实时信号处理系统硬件设计 | 第39-65页 |
| 3.1 引言 | 第39页 |
| 3.2 信号处理系统的硬件选择 | 第39-40页 |
| 3.3 系统硬件架构 | 第40-42页 |
| 3.4 信号处理板卡核心芯片选型 | 第42-48页 |
| 3.4.1 FPGA选型 | 第42-44页 |
| 3.4.2 DSP选型 | 第44-46页 |
| 3.4.3 存储器件选型 | 第46-48页 |
| 3.5 高速接口设计 | 第48-58页 |
| 3.5.1 SERDES（串行器/解串器）技术 | 第48页 |
| 3.5.2 串行Rapid IO接口设计 | 第48-50页 |
| 3.5.3 FPGA中SRIO的配置 | 第50-51页 |
| 3.5.4 DSP中SRIO的配置 | 第51-54页 |
| 3.5.5 芯片间SRIO互联设计 | 第54-56页 |
| 3.5.6 以太网接口设计 | 第56-58页 |
| 3.6 FPGA和DSP的外围设备设计及配置 | 第58-64页 |
| 3.6.1 FPGA与DDR3的连接 | 第58-59页 |
| 3.6.2 FPGA的配置加载 | 第59-61页 |
| 3.6.3 DSP的外围电路设计 | 第61-63页 |
| 3.6.4 DSP的配置加载（SPI Boot Loader） | 第63-64页 |
| 3.7 硬件设计结果 | 第64-65页 |
| 第四章 SAL实时成像算法实现 | 第65-81页 |
| 4.1 引言 | 第65-66页 |
| 4.2 FPGA的算法处理 | 第66-72页 |
| 4.2.1 插值处理 | 第66-69页 |
| 4.2.2 方位向匹配滤波 | 第69-72页 |
| 4.3 DSP的转置处理 | 第72-78页 |
| 4.4 MATLAB仿真与板卡处理对比 | 第78-80页 |
| 4.5 板卡实时性分析 | 第80-81页 |
| 第五章 总结与展望 | 第81-83页 |
| 5.1 本文工作总结 | 第81-82页 |
| 5.2 工作展望 | 第82-83页 |
| 参考文献 | 第83-87页 |
| 致谢 | 第87-89页 |
| 作者简介 | 第89-90页 |