| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 引言 | 第14-15页 |
| 1.2 课题的研究背景 | 第15-16页 |
| 1.2.1 微控制器与IP技术 | 第15-16页 |
| 1.2.2 FPGA简介 | 第16页 |
| 1.3 国内外研究现状 | 第16-17页 |
| 1.4 论文的主要内容 | 第17-18页 |
| 1.5 论文的组织结构 | 第18-20页 |
| 第二章 经典MCU架构及FPGA验证方法分析 | 第20-32页 |
| 2.1 经典MCU架构 | 第20-29页 |
| 2.1.2 ARM7体系结构及SC100(D) | 第21-23页 |
| 2.1.3 AMBA总线协议 | 第23-29页 |
| 2.2 FPGA原型验证方法 | 第29-31页 |
| 2.2.1 ASIC验证方法 | 第29-30页 |
| 2.2.2 FPGA原型验证原理 | 第30页 |
| 2.2.3 FPGA原型验证的优劣 | 第30-31页 |
| 2.2.4 芯片设计流程中的原型验证 | 第31页 |
| 2.3 本章小结 | 第31-32页 |
| 第三章 MCU架构设计及逻辑设计 | 第32-44页 |
| 3.1 设计需求分析 | 第32-33页 |
| 3.1.1 设计功能需求 | 第32页 |
| 3.1.2 设计资源需求 | 第32-33页 |
| 3.2 MCU架构设计 | 第33-36页 |
| 3.3 逻辑设计及IP集成 | 第36-43页 |
| 3.3.1 Flash及RAM的AHB Slave接口逻辑设计 | 第36-37页 |
| 3.3.2 时钟/复位电路设计 | 第37-41页 |
| 3.3.3 中断控制器电路设计 | 第41-42页 |
| 3.3.4 系统集成 | 第42-43页 |
| 3.4 本章小结 | 第43-44页 |
| 第四章 功能测试及仿真分析 | 第44-52页 |
| 4.1 测试平台设计 | 第44-47页 |
| 4.1.1 测试平台 | 第44-46页 |
| 4.1.2 仿真环境 | 第46-47页 |
| 4.2 测试例仿真 | 第47-50页 |
| 4.2.1 Flash/RAM模块读写功能测试 | 第47-48页 |
| 4.2.2 时钟/复位模块功能测试 | 第48-49页 |
| 4.2.3 Uart收发功能测试 | 第49-50页 |
| 4.3 仿真结果分析 | 第50-52页 |
| 第五章 FPGA验证 | 第52-66页 |
| 5.1 FPGA原型验证工具 | 第52-61页 |
| 5.1.1 代码移植 | 第52-54页 |
| 5.1.2 约束文件 | 第54-56页 |
| 5.1.3 综合（Synthesis） | 第56-57页 |
| 5.1.4 实现（Implementation） | 第57-58页 |
| 5.1.5 静态时序分析（STA） | 第58-61页 |
| 5.2 FPGA实现的自动化流程 | 第61-63页 |
| 5.2.1 工程模式 | 第62-63页 |
| 5.2.2 非工程模式 | 第63页 |
| 5.3 FPGA验证结果 | 第63-64页 |
| 5.4 本章小结 | 第64-66页 |
| 第六章 论文总结与展望 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-72页 |
| 作者简介 | 第72-73页 |