| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-18页 |
| 第一章 绪论 | 第18-22页 |
| 1.1 问题研究的背景—并行总线的信号完整性问题 | 第18-19页 |
| 1.2 高速并行总线信号完整性设计的难点 | 第19-20页 |
| 1.3 本文研究内容 | 第20页 |
| 1.4 论文组织结构 | 第20-22页 |
| 第二章 高速DDR内存结构与接口 | 第22-36页 |
| 2.1 DDR内存发展简介 | 第22-23页 |
| 2.2 DDR总线的拓扑结构简介 | 第23-26页 |
| 2.2.1 点对点拓扑 | 第23页 |
| 2.2.2 菊花链拓扑 | 第23-24页 |
| 2.2.3 星形拓扑 | 第24页 |
| 2.2.4 树形拓扑 | 第24-25页 |
| 2.2.5 远端簇形 | 第25-26页 |
| 2.3 各代DDR的信号完整性参数 | 第26-28页 |
| 2.4 Bank、Rank及内存模块 | 第28-29页 |
| 2.4.1 Bank | 第28-29页 |
| 2.4.2 Rank | 第29页 |
| 2.4.3 内存模块Raw Card | 第29页 |
| 2.5 接口逻辑电平 | 第29-32页 |
| 2.5.1 桩线串联端接逻辑电平SSTL | 第29-32页 |
| 2.5.2 高速无端接逻辑电平HSUL_12 | 第32页 |
| 2.5.3 伪漏极开路逻辑电平POD | 第32页 |
| 2.6 片上端接ODT | 第32-35页 |
| 2.7 写入校准（Write Leveling）与读取校准（Read Leveling） | 第35-36页 |
| 第三章 影响DDR总线的信号完整性因素 | 第36-50页 |
| 3.1 抖动（Jitter） | 第36-40页 |
| 3.1.1 抖动简介 | 第36-37页 |
| 3.1.2 抖动分类 | 第37页 |
| 3.1.3 抖动直方图 | 第37页 |
| 3.1.4 数据相关性抖动 | 第37-40页 |
| 3.2 误码率（Bit Error Rate, BER） | 第40-41页 |
| 3.3 串扰 | 第41-42页 |
| 3.4 眼图 | 第42-50页 |
| 3.4.1 传统的眼图 | 第42-44页 |
| 3.4.2 误码率眼图 | 第44-50页 |
| 第四章 DDR4并行总线的眼图求解 | 第50-72页 |
| 4.1 非线性系统的最坏眼图求解 | 第50-59页 |
| 4.1.1 多边沿响应法简介 | 第50-53页 |
| 4.1.2 仿真平台 | 第53-54页 |
| 4.1.3 非线性系统边沿响应波形的处理 | 第54-55页 |
| 4.1.4 解向量 | 第55-56页 |
| 4.1.5 矩阵法求最坏影响 | 第56-59页 |
| 4.1.6 矩阵法的缺陷 | 第59页 |
| 4.2 基于单位脉冲响应的误码率眼图求解方法 | 第59-72页 |
| 4.2.1 误码率的实用性 | 第59-60页 |
| 4.2.2 合成单位脉冲响应 | 第60-61页 |
| 4.2.3 定起点与划分光标 | 第61-63页 |
| 4.2.4 计算ISI | 第63-66页 |
| 4.2.5 计算进攻线的串扰 | 第66页 |
| 4.2.6 计算误码率眼图 | 第66-67页 |
| 4.2.7 接收端的处理 | 第67-72页 |
| 第五章 软件介绍与成果对比 | 第72-80页 |
| 5.1 软件成果简介 | 第72-74页 |
| 5.2 矩阵法求最坏眼图的结果对比 | 第74-75页 |
| 5.3 误码率眼图仿真实例分析 | 第75-80页 |
| 第六章 总结与展望 | 第80-82页 |
| 参考文献 | 第82-86页 |
| 致谢 | 第86-88页 |
| 作者简介 | 第88-89页 |