| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-22页 |
| 1.1 研究背景及发展前景 | 第14-15页 |
| 1.2 常见的信道模型 | 第15-17页 |
| 1.2.1 BEC信道 | 第16页 |
| 1.2.2 BSC信道 | 第16-17页 |
| 1.2.3 BI-AWGN信道 | 第17页 |
| 1.3 国内外研究现状 | 第17-19页 |
| 1.3.1 Polar码的研究现状 | 第17-18页 |
| 1.3.2 MLC型NAND闪存的相关研究 | 第18-19页 |
| 1.4 研究意义与应用前景 | 第19-20页 |
| 1.5 本文主要研究工作和内容安排 | 第20-22页 |
| 第二章 MLC型NAND闪存概述 | 第22-34页 |
| 2.1 闪存的类型 | 第22-25页 |
| 2.1.1 NOR和NAND闪存 | 第22-23页 |
| 2.1.2 单级和多级闪存 | 第23-25页 |
| 2.2 MLC型NAND闪存的操作模型 | 第25-27页 |
| 2.3 MLC型NAND闪存的错误类型 | 第27-33页 |
| 2.3.1 数据保持错误 | 第29-30页 |
| 2.3.2 编程干扰错误 | 第30-32页 |
| 2.3.3 读取错误 | 第32页 |
| 2.3.4 擦除错误 | 第32-33页 |
| 2.3.5 四种错误类型的总结 | 第33页 |
| 2.4 本章小结 | 第33-34页 |
| 第三章 信道极化及Polar码编译码方法研究 | 第34-50页 |
| 3.1 信道极化 | 第34-39页 |
| 3.1.1 基础概念 | 第34-35页 |
| 3.1.2 信道的组合、拆分和极化 | 第35-39页 |
| 3.2 Polar码编码 | 第39-43页 |
| 3.2.1 G_N的计算 | 第39-40页 |
| 3.2.2 分析位索引 | 第40-41页 |
| 3.2.3 编码复杂度 | 第41-43页 |
| 3.3 串行抵消译码算法 | 第43-44页 |
| 3.4 Polar码的编译码在信道下的实现 | 第44-48页 |
| 3.4.1 BEC信道仿真实现 | 第45-46页 |
| 3.4.2 BSC信道仿真实现 | 第46-47页 |
| 3.4.3 BI-AWGN信道仿真实现 | 第47-48页 |
| 3.5 本章小结 | 第48-50页 |
| 第四章 面向MLC型NAND闪存的Polar码编译码方法 | 第50-62页 |
| 4.1 P/E循环下的闪存单元阈值电压分布 | 第50-51页 |
| 4.2 闪存模型 | 第51-55页 |
| 4.2.1 利用硬感知和软感知技术读取MLC | 第51-53页 |
| 4.2.2 级联噪声信道模型 | 第53-55页 |
| 4.3 系统Polar码与缩短Polar码 | 第55-59页 |
| 4.3.1 系统Polar码 | 第55-57页 |
| 4.3.2 缩短Polar码 | 第57-59页 |
| 4.4 仿真结果及性能分析 | 第59-60页 |
| 4.5 本章小结 | 第60-62页 |
| 结束语 | 第62-64页 |
| 参考文献 | 第64-68页 |
| 致谢 | 第68-70页 |
| 作者简介 | 第70-71页 |