| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 研究背景及意义 | 第8-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 论文的主要研究内容与章节安排 | 第12-13页 |
| 第2章 MCU的瞬态脉冲干扰 | 第13-31页 |
| 2.1 IC EMC的相关概念 | 第13-15页 |
| 2.2 瞬态脉冲干扰 | 第15-26页 |
| 2.2.1 两种瞬态脉冲干扰源的特征分析 | 第15-18页 |
| 2.2.2 瞬态脉冲干扰的耦合机理和危害 | 第18-20页 |
| 2.2.3 两种瞬态脉冲干扰源的测试模型和Spice模型介绍 | 第20-25页 |
| 2.2.4 IC级瞬态脉冲抗扰度测试标准介绍 | 第25-26页 |
| 2.3 MCU的抗扰度建模与仿真分析方法 | 第26-30页 |
| 2.3.1 电路级的建模方法 | 第27-28页 |
| 2.3.2 行为级的建模方法 | 第28页 |
| 2.3.3 建模仿真工具介绍 | 第28-30页 |
| 2.4 本章小结 | 第30-31页 |
| 第3章 MCU的EFT和ESD测试方法介绍与研究 | 第31-49页 |
| 3.1 MCU的EMC抗扰度测试流程 | 第31-34页 |
| 3.2 MCU的EFT测试方法 | 第34-41页 |
| 3.2.1 测试安装环境 | 第34-38页 |
| 3.2.2 硬件配置 | 第38-40页 |
| 3.2.3 软件配置 | 第40-41页 |
| 3.3 MCU的ESD测试方法 | 第41-43页 |
| 3.3.1 测试安装环境 | 第41-42页 |
| 3.3.2 硬件配置 | 第42-43页 |
| 3.3.3 软件配置 | 第43页 |
| 3.4 改进的MCU的EFT测试方法研究与验证 | 第43-48页 |
| 3.4.1 测试配置说明 | 第44-45页 |
| 3.4.2 测试结果与分析 | 第45-48页 |
| 3.5 本章小结 | 第48-49页 |
| 第4章 MCU的瞬态脉冲抗扰度建模与仿真 | 第49-63页 |
| 4.0 建模的流程和框架 | 第49-50页 |
| 4.1 独立器件的建模与仿真 | 第50-53页 |
| 4.2 PDN的建模与仿真 | 第53-56页 |
| 4.2.1 建模方案 | 第53-55页 |
| 4.2.2 参数测量结果 | 第55-56页 |
| 4.3 整体模型的仿真与验证 | 第56-62页 |
| 4.3.1 整体仿真模型 | 第56-57页 |
| 4.3.2 验证方案 | 第57-60页 |
| 4.3.3 测量结果与仿真结果分析 | 第60-62页 |
| 4.4 本章小结 | 第62-63页 |
| 第5章 总结与展望 | 第63-64页 |
| 参考文献 | 第64-68页 |
| 致谢 | 第68-69页 |
| 在学期间发表的学术论文与研究成果 | 第69页 |