基于65nm CMOS的10位低功耗逐次逼近ADC
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第1章 绪论 | 第8-12页 |
| ·研究背景和意义 | 第8-10页 |
| ·国内外研究现状 | 第10-11页 |
| ·论文的任务和结构 | 第11-12页 |
| 第2章 ADC概述 | 第12-22页 |
| ·ADC性能指标 | 第12-16页 |
| ·静态性能参数 | 第12-14页 |
| ·动态性能参数 | 第14-16页 |
| ·ADC主要类型 | 第16-19页 |
| ·Flash ADC | 第16-17页 |
| ·Two-step ADC | 第17页 |
| ·Pipeline ADC | 第17-18页 |
| ·Sigma-Delta ADC | 第18页 |
| ·SAR ADC | 第18-19页 |
| ·本章小结 | 第19-22页 |
| 第3章 SAR ADC电路设计 | 第22-56页 |
| ·系统方案 | 第22-23页 |
| ·系统框架 | 第22-23页 |
| ·性能指标 | 第23页 |
| ·D/A转换网络 | 第23-35页 |
| ·D/A转换网络结构 | 第24-27页 |
| ·本文提出的D/A转换网络 | 第27-33页 |
| ·寄生电容分析 | 第33-34页 |
| ·D/A转换网络仿真 | 第34-35页 |
| ·采样/保持电路 | 第35-39页 |
| ·采样/保持电路结构 | 第35-36页 |
| ·采样/保持电路非理想因素 | 第36-37页 |
| ·本文采用的采样/保持电路 | 第37-38页 |
| ·采样/保持电路仿真 | 第38-39页 |
| ·比较器电路 | 第39-47页 |
| ·比较器参数与结构 | 第39-43页 |
| ·比较器电路非理想因素 | 第43页 |
| ·本文采用的比较器电路 | 第43-45页 |
| ·比较器电路仿真 | 第45-47页 |
| ·分频电路 | 第47-49页 |
| ·本文采用的分频电路 | 第47-48页 |
| ·分频电路仿真 | 第48-49页 |
| ·逻辑控制电路 | 第49-54页 |
| ·逻辑控制电路结构 | 第50页 |
| ·本文采用逻辑控制电路 | 第50-52页 |
| ·逻辑控制电路仿真 | 第52-54页 |
| ·本章小结 | 第54-56页 |
| 第4章 版图设计与系统仿真 | 第56-66页 |
| ·SAR ADC版图设计 | 第56-59页 |
| ·关键模块电路版图 | 第56-58页 |
| ·整体电路版图 | 第58-59页 |
| ·SAR ADC系统仿真 | 第59-65页 |
| ·关键节点信号仿真验证 | 第59-61页 |
| ·斜坡信号特性仿真验证 | 第61页 |
| ·正弦波信号特性仿真验证 | 第61-65页 |
| ·本章小结 | 第65-66页 |
| 第5章 总结与展望 | 第66-68页 |
| ·工作总结 | 第66-67页 |
| ·后续工作展望 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 攻读学位期间取得的研究成果 | 第72-74页 |
| 致谢 | 第74-75页 |
