| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第1章 绪论 | 第7-11页 |
| ·课题研究背景及意义 | 第7-8页 |
| ·视频编码标准的发展 | 第8-9页 |
| ·视频编解码器的国内外研究现状 | 第9页 |
| ·论文的主要工作与结构安排 | 第9-11页 |
| 第2章 视频压缩编码标准 | 第11-15页 |
| ·H.264/AVC编解码器原理 | 第11页 |
| ·H.265/HEVC编码器原理及标准新特性 | 第11-13页 |
| ·编码器原理 | 第12页 |
| ·标准新特性 | 第12-13页 |
| ·H.264/AVC标准与H.265/HEVC标准对比分析 | 第13-14页 |
| ·算法比较 | 第13-14页 |
| ·划分方式比较 | 第14页 |
| ·本章小结 | 第14-15页 |
| 第3章 H.264/AVC解码器关键算法设计 | 第15-35页 |
| ·现有设计分析 | 第15-16页 |
| ·帧内预测算法设计 | 第16-23页 |
| ·帧内预测算法分析 | 第16-18页 |
| ·plane模式的算法优化 | 第18-19页 |
| ·自适应流水线设计 | 第19-20页 |
| ·帧内预测算法的硬件设计 | 第20-23页 |
| ·IQIT算法设计 | 第23-27页 |
| ·IQIT算法分析 | 第23-26页 |
| ·IQIT算法的硬件设计 | 第26-27页 |
| ·去方块滤波算法设计 | 第27-33页 |
| ·去方块滤波算法分析 | 第28-29页 |
| ·滤波顺序的选择 | 第29-30页 |
| ·去方块滤波算法的硬件设计 | 第30-33页 |
| ·本章小结 | 第33-35页 |
| 第4章 H.265/HEVC帧内预测算法分析 | 第35-43页 |
| ·帧内预测模式详解 | 第35-37页 |
| ·帧内预测过程 | 第37-41页 |
| ·帧内预测新特性 | 第41-42页 |
| ·模式对称性 | 第41页 |
| ·预测值重用 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第5章 H.265/HEVC帧内预测设计 | 第43-53页 |
| ·现有设计分析 | 第43-44页 |
| ·帧内预测模式选择硬件设计 | 第44-47页 |
| ·控制模块的设计 | 第45-46页 |
| ·计算模块的设计 | 第46-47页 |
| ·帧内预测算法硬件设计 | 第47-50页 |
| ·参考像素滤波模块的设计 | 第48-49页 |
| ·参考像素寄存器管理模块的设计 | 第49页 |
| ·帧内预测计算模块的设计 | 第49-50页 |
| ·存储电路设计 | 第50-52页 |
| ·存储LCU最优划分及最优模式RAM的设计 | 第50页 |
| ·存储预测结果RAM的设计 | 第50页 |
| ·参考像素RAM的设计 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第6章 关键算法功能验证与性能分析 | 第53-61页 |
| ·H.264/AVC编解码器的测试模型 | 第53-54页 |
| ·H.264/AVC解码器关键算法设计的功能验证 | 第54-58页 |
| ·帧内预测算法的功能验证 | 第54-56页 |
| ·IQIT算法的功能验证 | 第56-57页 |
| ·去方块滤波算法的功能验证 | 第57-58页 |
| ·逻辑综合结果 | 第58-59页 |
| ·性能分析 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第7章 结论与展望 | 第61-63页 |
| ·结论 | 第61页 |
| ·展望 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 攻读学位期间取得的研究成果 | 第65-67页 |
| 致谢 | 第67-68页 |