SATAⅡ主机控制器IP核设计及FPGA实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-10页 |
| ·选题背景 | 第7页 |
| ·选题来源 | 第7-8页 |
| ·国内外研究现状与意义 | 第8-9页 |
| ·本论文主要研究内容 | 第9页 |
| ·章节安排 | 第9-10页 |
| 第二章 SATA Ⅱ协议分析 | 第10-23页 |
| ·SATA Ⅱ协议总体结构 | 第10-11页 |
| ·物理层 | 第11-14页 |
| ·OOB信号 | 第12页 |
| ·物理层链路建立过程 | 第12-14页 |
| ·链路层 | 第14-19页 |
| ·原语 | 第14-15页 |
| ·CRC生成与校验 | 第15-17页 |
| ·扰码和解扰 | 第17页 |
| ·8B/10B编码和解码 | 第17-19页 |
| ·传输层 | 第19-22页 |
| ·命令层 | 第22页 |
| ·本章总结 | 第22-23页 |
| 第三章 SATA IP核总体设计 | 第23-28页 |
| ·总体结构 | 第23-24页 |
| ·IP的定制与封装 | 第24页 |
| ·硬件验证平台 | 第24-27页 |
| ·本章总结 | 第27-28页 |
| 第四章 物理层实现 | 第28-33页 |
| ·物理层总体实现 | 第28-29页 |
| ·GTX参数设置 | 第29页 |
| ·GTX数据发送与接收回环测试 | 第29-31页 |
| ·上电初始化模块设计 | 第31-32页 |
| ·本章总结 | 第32-33页 |
| 第五章 链路层实现 | 第33-42页 |
| ·链路层结构 | 第33页 |
| ·链路层主控制器 | 第33-37页 |
| ·接收状态机的实现 | 第34-35页 |
| ·发送状态机的实现 | 第35-37页 |
| ·CRC生成和校验模块 | 第37-38页 |
| ·加扰和解扰模块 | 第38-40页 |
| ·FIFO设计 | 第40-41页 |
| ·本章总结 | 第41-42页 |
| 第六章 传输层实现 | 第42-47页 |
| ·传输层总体设计 | 第42-43页 |
| ·传输层状态机设计 | 第43-45页 |
| ·传输层功能仿真 | 第45-46页 |
| ·本章总结 | 第46-47页 |
| 第七章 物理验证 | 第47-56页 |
| ·物理验证平台 | 第47-48页 |
| ·物理层验证 | 第48-50页 |
| ·物理层回环测试 | 第48-49页 |
| ·物理层上电测试 | 第49-50页 |
| ·链路层验证 | 第50-53页 |
| ·发送数据测试验证 | 第50-52页 |
| ·接收数据测试验证 | 第52-53页 |
| ·传输层验证 | 第53-54页 |
| ·时序分析 | 第54-55页 |
| ·本章总结 | 第55-56页 |
| 第八章 总结与展望 | 第56-58页 |
| ·研究成果 | 第56页 |
| ·遇到的主要问题总结 | 第56-57页 |
| ·不足之处及展望 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 附录A 部分核心模块设计 | 第62-73页 |
| 附录B 硕士研究生在校期间发表学术论文情况 | 第73页 |
