| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究背景和意义 | 第7-9页 |
| ·国内外研究现状 | 第9-11页 |
| ·论文内容安排 | 第11-13页 |
| 第二章 雷达信号处理系统方案设计 | 第13-25页 |
| ·雷达信号处理系统功能 | 第13-15页 |
| ·FPGA 芯片选型 | 第15-17页 |
| ·SOC 芯片的存储系统设计 | 第17-23页 |
| ·存储器发展现状 | 第17-19页 |
| ·DDR3-SDRAM 优势 | 第19-21页 |
| ·K4B2G1646C-HCH9 芯片结构及工作原理 | 第21-23页 |
| ·本章小结 | 第23-25页 |
| 第三章 匹配滤波器的 FPGA 设计与实现 | 第25-47页 |
| ·数字下变频算法的 FPGA 设计 | 第25-27页 |
| ·脉冲压缩算法 | 第27-31页 |
| ·频域脉冲压缩算法的模块化设计 | 第27-28页 |
| ·频域脉冲压缩算法的 FPGA 设计与实现 | 第28-31页 |
| ·DDR3-SDRAM 与 FPGA 的高速接口设计 | 第31-41页 |
| ·存储器接口生成器（Memory Interface Generators）简介 | 第31-33页 |
| ·MIG 的工作原理及时序 | 第33-36页 |
| ·地址和数据接口模块设计 | 第36-38页 |
| ·验证与分析 | 第38-41页 |
| ·基于二维 FFT 的循环相关算法 | 第41-45页 |
| ·长点数 FFT 的二维算法 | 第41-43页 |
| ·基于二维 FFT 的循环相关算法 | 第43-45页 |
| ·本章小结 | 第45-47页 |
| 第四章 动目标检测和恒虚警检测的 FPGA 设计与实现 | 第47-59页 |
| ·动目标检测 | 第47-52页 |
| ·基于 DDR3-SDRAM 的转置存储器设计 | 第47-50页 |
| ·动目标检测算法的 FPGA 设计 | 第50-52页 |
| ·恒虚警检测 | 第52-57页 |
| ·均值类（ML）恒虚警检测器 | 第53-55页 |
| ·ML-CFAR 检测器的 FPGA 设计 | 第55-57页 |
| ·本章小结 | 第57-59页 |
| 第五章 雷达信号处理系统性能分析 | 第59-69页 |
| ·DDR3-SDRAM 测试 | 第59-66页 |
| ·DDR3 带宽利用率分析 | 第59-62页 |
| ·DDR3 功耗分析 | 第62-66页 |
| ·系统性能分析 | 第66-67页 |
| ·本章小结 | 第67-69页 |
| 总结与展望 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-76页 |
| 硕士期间研究成果 | 第76-77页 |
