基于FPGA的数字微镜引擎系统设计与实现
| 摘要 | 第1-7页 |
| ABSTRACT | 第7-10页 |
| 第一章 绪论 | 第10-19页 |
| ·本文的课题来源 | 第10页 |
| ·本文的研究背景及国内外研究现状 | 第10-14页 |
| ·研究背景 | 第10-12页 |
| ·国内外研究现状分析 | 第12-14页 |
| ·选题的意义、本文的主要工作及成果 | 第14-16页 |
| ·选题的意义 | 第14-15页 |
| ·本文的主要工作及成果 | 第15-16页 |
| ·本文的特色与创新之处 | 第16-18页 |
| ·本文的结构安排 | 第18-19页 |
| 第二章 数字微镜引擎系统简介 | 第19-29页 |
| ·DLP技术相关理论 | 第19-22页 |
| ·本文数字微镜特点 | 第22-25页 |
| ·微镜的结构改进 | 第22-23页 |
| ·微镜板卡的信号特征 | 第23-24页 |
| ·微镜板卡的工作特点 | 第24-25页 |
| ·引擎系统设计要求 | 第25-28页 |
| ·实现方案要求 | 第25-26页 |
| ·系统带宽及机械安装要求 | 第26-27页 |
| ·引擎系统与板卡协同工作 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 引擎系统硬件设计 | 第29-50页 |
| ·引擎系统的硬件框图 | 第29页 |
| ·引擎系统硬件模块设计 | 第29-40页 |
| ·视频处理模块 | 第29-31页 |
| ·核心处理模块 | 第31-32页 |
| ·存储模块 | 第32-37页 |
| ·控制模块 | 第37-39页 |
| ·微镜接口模块 | 第39页 |
| ·电源模块 | 第39-40页 |
| ·引擎系统的仿真分析 | 第40-45页 |
| ·FPGA功耗估算 | 第40-42页 |
| ·FPGA引脚分配和验证 | 第42-43页 |
| ·叠层结构与阻抗控制 | 第43-45页 |
| ·板级信号测试与分析 | 第45-48页 |
| ·本章小结 | 第48-50页 |
| 第四章 引擎系统软件设计 | 第50-68页 |
| ·引擎系统的软件架构 | 第50-51页 |
| ·引擎系统的FPGA实现 | 第51-64页 |
| ·视频处理模块 | 第51-56页 |
| ·数据重排模块 | 第56-58页 |
| ·数据存储模块 | 第58-59页 |
| ·系统控制模块 | 第59-62页 |
| ·微镜时序发生模块 | 第62-63页 |
| ·FPGA资源利用情况 | 第63-64页 |
| ·引擎系统的MCU实现 | 第64-65页 |
| ·引擎系统的上位机设计 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 第五章 构建DLP显示系统 | 第68-71页 |
| ·显示系统实物图 | 第68-69页 |
| ·测试结果与分析 | 第69-71页 |
| 第六章 总结与展望 | 第71-74页 |
| ·主要工作和总结 | 第71-73页 |
| ·存在的问题和下一步工作 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 致谢 | 第77-78页 |
| 攻读硕士学位期间的学术成果 | 第78页 |
