卷积码编译码算法研究及其FPGA实现

摘要	第1-5页
Abstract	第5-9页
1 绪论	第9-14页
·数字通信系统简介	第9-10页
·信道编码简介	第10-11页
·卷积码的发展与应用	第11-12页
·课题的研究意义	第12页
·本论文的章节安排	第12-14页
2 卷积码的编译码算法	第14-26页
·卷积码简介	第14页
·卷积码的编码方式	第14-15页
·卷积码的译码方式	第15-16页
·Viterbi 算法的基本原理	第16-24页
·Viterbi 译码器的特性	第24-25页
·小结	第25-26页
3 卷积码编译码器的电路设计与仿真	第26-47页
·卷积码编码器的设计与仿真	第26-29页
·Viterbi 译码器的组成及工作原理	第29-31页
·Viterbi 译码器各子模块的设计	第31-43页
·Viterbi 译码器的整体功能仿真	第43-46页
·小结	第46-47页
4 卷积码编译码器的FPGA 验证	第47-53页
·DE2 开发平台简介	第47页
·QuartusⅡ设计流程概述	第47-49页
·卷积码编码器FPGA 验证结果	第49-50页
·Viterbi 译码器的FPGA 验证结果	第50-52页
·小结	第52-53页
5 工作总结与展望	第53-55页
致谢	第55-56页
参考文献	第56-59页