基于FPGA的核脉冲信号发生器设计
| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第1章 绪论 | 第11-15页 |
| ·研究意义 | 第11-12页 |
| ·研究现状 | 第12-14页 |
| ·研究内容 | 第14页 |
| ·论文结构安排 | 第14-15页 |
| 第2章 总体方案设计 | 第15-18页 |
| ·方案设计 | 第15-16页 |
| ·技术指标 | 第16-18页 |
| 第3章 高斯数发生器设计 | 第18-28页 |
| ·均匀随机数产生方法 | 第18-24页 |
| ·线性同余法 | 第18-19页 |
| ·反馈移位寄存器（FSR）法 | 第19-20页 |
| ·M序列发生器 | 第20-21页 |
| ·M序列优化方法 | 第21-24页 |
| ·高斯数产生方法 | 第24-28页 |
| ·Box-Muller高斯数产生原理 | 第25-26页 |
| ·极坐标转换方法 | 第26-28页 |
| 第4章 Verilog实现高斯数发生器 | 第28-36页 |
| ·IEEE754 浮点数标准 | 第28-29页 |
| ·浮点数与整数之间的转换 | 第29-33页 |
| ·整数向浮点数转换 | 第29-30页 |
| ·浮点数向整数转换 | 第30-33页 |
| ·浮点数乘法器研究 | 第33-36页 |
| 第5章 脉冲频率动态配置技术 | 第36-45页 |
| ·可重配置PLL原理 | 第36-38页 |
| ·PLL重新配置模块 | 第38-41页 |
| ·可重配置PLL方案设计 | 第41-45页 |
| 第6章 核脉冲信号发生器硬件电路设计 | 第45-57页 |
| ·现场可编程门阵列FPGA设计 | 第45-48页 |
| ·Cyclone Ⅳ系列I/O特性 | 第45-47页 |
| ·FPGA嵌入式乘法器 | 第47页 |
| ·PCB设计准则 | 第47-48页 |
| ·人机接口电路 | 第48-49页 |
| ·供电单元 | 第49-54页 |
| ·系统线性电源 | 第51-52页 |
| ·FPGA电源 | 第52-54页 |
| ·脉冲输出电路 | 第54-57页 |
| ·设计分析 | 第54页 |
| ·电路设计 | 第54-57页 |
| 第7章 脉冲信号统计测试 | 第57-59页 |
| 结论 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 致谢 | 第62-63页 |
| 攻读学位期间取得学术成果 | 第63页 |
