网络处理器快速总线接口中哈希单元的设计与研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| ·课题背景介绍 | 第9页 |
| ·互联网的分层结构 | 第9-11页 |
| ·网络协议与网络分层 | 第9-11页 |
| ·网络地址和数据封装 | 第11页 |
| ·典型的网络处理器结构 | 第11-13页 |
| ·论文的主要内容和章节安排 | 第13-15页 |
| 第二章 HASH 单元设计基础算法分析 | 第15-19页 |
| ·有限域 | 第15-16页 |
| ·有限域的定义 | 第15页 |
| ·有限域与多项式 | 第15-16页 |
| ·循环冗余效验码（CRC） | 第16-19页 |
| ·CRC 简单介绍 | 第16-17页 |
| ·按字节实现的 CRC | 第17-19页 |
| 第三章 快速总线接口设计研究 | 第19-35页 |
| ·快速总线的数据流入与流出 | 第19-27页 |
| ·命令的处理与译码 | 第19-20页 |
| ·Pull 引擎 | 第20-23页 |
| ·Push 引擎 | 第23-27页 |
| ·快速交换总线的存储部件 | 第27-30页 |
| ·Scratchpad 存储器 | 第27-28页 |
| ·状态寄存器 | 第28-30页 |
| ·快速交换总线中的 HASH 单元 | 第30-33页 |
| ·Hash 指令 | 第31-32页 |
| ·Hash 单元与数据分流 | 第32-33页 |
| ·本章小结 | 第33-35页 |
| 第四章 HASH 单元的工程实现 | 第35-51页 |
| ·HASH 简介与分析 | 第35-39页 |
| ·Hash 函数简介 | 第35-36页 |
| ·现有 HASH 函数分析 | 第36-39页 |
| ·一种新的 HASH 算法 | 第39-41页 |
| ·一种新的 HASH 函数的优势 | 第39-40页 |
| ·性能分析与评测 | 第40-41页 |
| ·新的 HASH 算法的工程实现 | 第41-48页 |
| ·按比特实现 HASH | 第41-43页 |
| ·按预计算实现的查表法 | 第43-47页 |
| ·结构框图和时序 | 第47-48页 |
| ·本章小结 | 第48-51页 |
| 第五章 仿真验证与 FPGA 测试 | 第51-63页 |
| ·功能验证方法介绍 | 第51-53页 |
| ·HASH 单元的功能验证 | 第53-59页 |
| ·FPGA 后仿真与板级测试 | 第59-60页 |
| ·HASH 单元的性能分析 | 第60-63页 |
| 第六章 结束语 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-70页 |
