基于Verilog语言的DDS设计与仿真
| 摘要 | 第1-7页 |
| ABSTRACT | 第7-10页 |
| 第一章 绪论 | 第10-14页 |
| ·频率合成技术概况 | 第10页 |
| ·直接数字频率合成器的发展现状 | 第10-13页 |
| ·直接数字频率合成器的优点 | 第10-11页 |
| ·直接数字频率合成器的发展现状 | 第11-13页 |
| ·本文主要工作 | 第13-14页 |
| 第二章 频率合成技术的基本原理 | 第14-22页 |
| ·直接模拟频率合成 | 第14-15页 |
| ·间接频率合成 | 第15-17页 |
| ·直接数字频率合成 | 第17-20页 |
| ·频率合成器的主要技术指标 | 第20-21页 |
| ·本章小结 | 第21-22页 |
| 第三章 直接数字频率合成器的原理 | 第22-34页 |
| ·直接数字频率合成器的数学模型 | 第22-24页 |
| ·DDS的理想输出频谱特性 | 第24-26页 |
| ·有噪声源的DDS输出频谱 | 第26-29页 |
| ·幅度量化误差 | 第27页 |
| ·相位截断误差 | 第27-28页 |
| ·DAC转换误差 | 第28-29页 |
| ·时钟泄漏的影响 | 第29页 |
| ·直接数字频率合成器的模块分析 | 第29-33页 |
| ·相位累加器 | 第29-30页 |
| ·查询表ROM | 第30-32页 |
| ·数模转换器（DAC） | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第四章 DDS系统仿真及其主要功能模块的优化设计 | 第34-46页 |
| ·DDS的系统仿真 | 第34-36页 |
| ·DDS的Simulink系统模型 | 第34-35页 |
| ·Simulink仿真实验及其结果分析 | 第35-36页 |
| ·基于MATLAB语言的NCO设计 | 第36-38页 |
| ·加法器的算法优化 | 第38-42页 |
| ·超前进位加法器 | 第38-39页 |
| ·镜像加法器 | 第39-40页 |
| ·两种加法器的速度比较 | 第40-42页 |
| ·基于流水线结构的镜像加法器 | 第42-45页 |
| ·流水线结构 | 第42-43页 |
| ·基于流水线结构的镜像加法器设计与仿真 | 第43-45页 |
| ·本章小结 | 第45-46页 |
| 第五章 基于VERILOG语言的DDS设计 | 第46-54页 |
| ·DDS系统划分及功能说明 | 第46-47页 |
| ·频率控制字载入模块 | 第46页 |
| ·相位累加器模块 | 第46-47页 |
| ·相位控制字载入模块 | 第47页 |
| ·相位调制器模块 | 第47页 |
| ·波形存储器 | 第47页 |
| ·DDS系统的代码编写及验证 | 第47-51页 |
| ·Verilog HDL简介 | 第47-48页 |
| ·DDS系统的代码编写及验证 | 第48-51页 |
| ·DDS系统的综合 | 第51-53页 |
| ·结果与不足之处 | 第53-54页 |
| 第六章 结束语 | 第54-56页 |
| 致谢 | 第56-58页 |
| 参考文献 | 第58-62页 |
| 研究成果 | 第62页 |
