| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-17页 |
| ·课题研究背景 | 第11-13页 |
| ·国内外相关研究 | 第13页 |
| ·课题主要工作 | 第13-14页 |
| ·课题研究成果 | 第14-15页 |
| ·文章的结构 | 第15-17页 |
| 第二章 PCI Express 概述 | 第17-21页 |
| ·PCI Express 系统协议层次结构 | 第17-19页 |
| ·PCI Express 规范发展情况 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 PCI Express 物理层分析 | 第21-36页 |
| ·PCI Express PIPE 接口规范 | 第22-25页 |
| ·PCI Express 物理模块层次结构 | 第25-35页 |
| ·MAC 层功能分析 | 第25-27页 |
| ·PCS 与PMA 功能分析 | 第27-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 PCI Express 物理层PMA 模块设计 | 第36-47页 |
| ·高速半速率Serdes 电路分析 | 第36-37页 |
| ·串行发送器模块设计 | 第37-42页 |
| ·串行器原理分析 | 第37-38页 |
| ·串行器电路设计 | 第38-42页 |
| ·解串接收器模块设计 | 第42-45页 |
| ·解串器原理分析 | 第42-44页 |
| ·解串器电路设计 | 第44-45页 |
| ·本章小结 | 第45-47页 |
| 第五章 PCS 层模块设计 | 第47-55页 |
| ·PCS 层接口信号分析 | 第47-49页 |
| ·发送端的8b/10b 编码算法 | 第49-50页 |
| ·接收端的弹性缓冲区及8b/10 解码 | 第50-54页 |
| ·本章小结 | 第54-55页 |
| 第六章 物理层测试方案设计 | 第55-61页 |
| ·内建自测试 | 第55页 |
| ·PMA 模块内建自测试 | 第55-59页 |
| ·发送器测试方案 | 第55-56页 |
| ·接收器测试方案 | 第56-57页 |
| ·内建自测试的启动和控制机制 | 第57-59页 |
| ·物理层总体测试方案 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第七章 版图设计与模拟 | 第61-71页 |
| ·全定制版图设计验证方法 | 第61-65页 |
| ·制定版图规划 | 第61-63页 |
| ·版图设计实现 | 第63-64页 |
| ·版图验证 | 第64-65页 |
| ·半定制与全定制结合的验证设计方法 | 第65页 |
| ·版图设计实现 | 第65-67页 |
| ·发送器版图 | 第66页 |
| ·接收器版图 | 第66-67页 |
| ·模拟结果 | 第67-70页 |
| ·串行器仿真结果分析 | 第67-68页 |
| ·解串器仿真结果分析 | 第68-70页 |
| ·本章小结 | 第70-71页 |
| 第八章 结束语 | 第71-73页 |
| ·全文工作总结 | 第71-72页 |
| ·未来工作展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 攻读硕士学位期间取得的学术成果 | 第78-79页 |
| 附录A 8b/10b 编解码表 | 第79-81页 |