| 目录 | 第1-4页 |
| 中文摘要 | 第4页 |
| 英文摘要 | 第4-5页 |
| 1. 绪论 | 第5-7页 |
| ·微处理器研究现状 | 第5-7页 |
| ·本文主要研究工作以及论文结构 | 第7页 |
| 2. 常见RISC体系结构 | 第7-14页 |
| ·RISC与CISC | 第7-9页 |
| ·ARM体系结构 | 第9-14页 |
| ·ARM的寄存器 | 第9-11页 |
| ·程序状态寄存器 | 第11-13页 |
| ·ARM中异常中断的种类 | 第13-14页 |
| 3. RISC流水线简述 | 第14-21页 |
| ·流水线技术基础 | 第14-15页 |
| ·流水线的主要障碍 | 第15-18页 |
| ·指令级并行 | 第18-21页 |
| 4. 超标量流水线动态调度算法 | 第21-28页 |
| ·Superscalar的基本概念 | 第21页 |
| ·Tomasulo调度方法简介 | 第21-22页 |
| ·减少控制相关代价的动态预测 | 第22-23页 |
| ·基于硬件的预执行技术 | 第23-24页 |
| ·基于 Tomasulo的动态硬件预执行调度 | 第24-28页 |
| 5. 超标量流水线实例的体系结构 | 第28-33页 |
| ·设计思想 | 第28-29页 |
| ·流水级概要 | 第29-33页 |
| 6. 超标量流水线的实现 | 第33-55页 |
| ·指令译码，重命名以及发射 | 第33-43页 |
| ·取指和译码(Instruction Fetch & Deeode) | 第33-37页 |
| ·寄存器重命名(Register Rename) | 第37-40页 |
| ·指令发射(Instruction Issue) | 第40-43页 |
| ·流水线控制 | 第43-48页 |
| ·单指令处理模块 | 第43-44页 |
| ·中断处理模块 | 第44-45页 |
| ·SPSR管理模块 | 第45页 |
| ·PC管理模块 | 第45-46页 |
| ·主模块 | 第46-48页 |
| ·性能分析 | 第48页 |
| ·寄存器堆设计 | 第48-55页 |
| ·Bypass附属结构 | 第50-51页 |
| ·另外一个附属结构 | 第51页 |
| ·几种寄存器堆方案的一些讨论 | 第51-55页 |
| 7. 仿真测试与综合 | 第55-59页 |
| ·波形验证和基于功能的压力验证 | 第55-57页 |
| ·综合结果小析 | 第57-59页 |
| 8. 总结 | 第59-60页 |
| 致谢 | 第60页 |
| 参考文献 | 第60-62页 |