RISC处理器指令Cache设计及其优化
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题背景及来源 | 第7-8页 |
| ·国内外研究现状 | 第8-9页 |
| ·论文研究内容及意义 | 第9-10页 |
| ·设计思路及实现手段 | 第10页 |
| ·论文结构安排 | 第10-11页 |
| 第二章 龙腾R1的体系结构及模块划分 | 第11-16页 |
| ·龙腾R1体系结构概述 | 第11-13页 |
| ·龙腾R1的指令集体系结构 | 第11-12页 |
| ·龙腾R1的数据类型 | 第12页 |
| ·龙腾R1寄存器类型 | 第12页 |
| ·龙腾R1指令类型和指令格式 | 第12-13页 |
| ·龙腾R1模块划分 | 第13-14页 |
| ·存储子系统与外部接口 | 第14-16页 |
| 第三章 存储子系统的设计及实现 | 第16-38页 |
| ·存储子系统概述 | 第16页 |
| ·存储管理单元(MMU) | 第16-26页 |
| ·块地址转换 | 第17-20页 |
| ·块地址转换机制 | 第17-18页 |
| ·块地址转换寄存器阵列 | 第18-19页 |
| ·块地址转换的实现 | 第19-20页 |
| ·段页式地址转换 | 第20-23页 |
| ·段寄存器 | 第21-22页 |
| ·TLB表项 | 第22页 |
| ·段页式地址转换的实现 | 第22-23页 |
| ·存储保护机制 | 第23-26页 |
| ·指令存储保护的实现 | 第25-26页 |
| ·数据存储保护的实现 | 第26页 |
| ·指令Cache | 第26-38页 |
| ·龙腾R1指令Cache参数设计 | 第26-29页 |
| ·体系结构的选择 | 第26-27页 |
| ·Cache容量和行大小的选择 | 第27页 |
| ·Cache映象方式及相联度的选择 | 第27-28页 |
| ·Cache寻址方式的选择 | 第28页 |
| ·Cache替换策略的选择 | 第28-29页 |
| ·“龙腾R1”指令Cache的组织结构 | 第29页 |
| ·指令Cache的实现 | 第29-38页 |
| ·指令Cache控制逻辑设计 | 第29-34页 |
| ·指令Cache命中逻辑设计 | 第34-35页 |
| ·指令Cache访存逻辑设计 | 第35-36页 |
| ·指令Cache替换逻辑设计 | 第36页 |
| ·指令Cache输山逻辑设计 | 第36-38页 |
| 第四章 TraceCache | 第38-47页 |
| ·TraceCache概述 | 第38-39页 |
| ·TraceCache的设计及实现 | 第39-44页 |
| ·TraceCache | 第40-41页 |
| ·填充单元 | 第41-42页 |
| ·核心取指单元 | 第42-43页 |
| ·分支预测单元 | 第43-44页 |
| ·TraceCache性能评估 | 第44-47页 |
| ·仿真环境 | 第44-45页 |
| ·仿真模型 | 第44-45页 |
| ·仿真程序 | 第45页 |
| ·TraceCache性能评估 | 第45-47页 |
| 第五章 仿真与综合 | 第47-56页 |
| ·RTL级仿真 | 第47-53页 |
| ·设计规范 | 第47页 |
| ·测试方法 | 第47-48页 |
| ·仿真方案设计 | 第48-49页 |
| ·仿真项目 | 第48-49页 |
| ·仿真平台 | 第49页 |
| ·TestBench设计 | 第49页 |
| ·存储子系统的RTL级仿真 | 第49-53页 |
| ·仿真小结 | 第53页 |
| ·系统综合 | 第53-56页 |
| 第八章 结束语 | 第56-57页 |
| 致谢 | 第57-58页 |
| 附录A: 存储子系统接口定义 | 第58-62页 |
| 附录B: 参考文献 | 第62-65页 |
