| 中文摘要 | 第1-5页 |
| 英文摘要 | 第5-6页 |
| 第一章 绪论 | 第6-10页 |
| §1．1 雷达信号的高速实时处理 | 第6-7页 |
| §1．2 DSP系统设计与并行处理系统 | 第7-8页 |
| 1．2．1 DSP技术及其并行处理系统 | 第7-8页 |
| 1．2．2 基于边界扫描的可测性设计 | 第8页 |
| §1．3 实时操作系统 | 第8-9页 |
| §1．4 论文的主要工作 | 第9-10页 |
| 第二章 相控阵雷达信号处理单元系统设计 | 第10-32页 |
| §2．1 相控阵雷达信号处理单元系统分析 | 第10-14页 |
| 2．1．1 视频信号处理单元技术指标 | 第10-11页 |
| 2．1．2 雷达信号分析 | 第11-12页 |
| 2．1．3 视频信号处理单元的接口 | 第12-13页 |
| 2．1．4 雷达信号处理单元的体系结构 | 第13-14页 |
| §2．2 DSP芯片介绍及并行计算结构 | 第14-22页 |
| 2．2．1 ADSP-21060芯片介绍 | 第14-18页 |
| 2．2．2 并行计算结构 | 第18-22页 |
| §2．3 多DSP系统设计及工作原理 | 第22-27页 |
| 2．3．1 系统整体设计框图 | 第22-25页 |
| 2．3．2 系统基本工作原理 | 第25-27页 |
| §2．4 可测性设计（DFT） | 第27-32页 |
| 2．4．1 边界扫描技术基本原理 | 第27-29页 |
| 2．4．2 信号处理单元可测性设计的实现 | 第29-30页 |
| 2．4．3 JTAG仿真链 | 第30-32页 |
| 第三章 多DSP系统的调试与开发 | 第32-44页 |
| §3．1 系统硬件调试 | 第32-34页 |
| 3．1．1 系统通电 | 第32页 |
| 3．1．2 仿真器 | 第32-33页 |
| 3．1．3 EPLD的调试 | 第33页 |
| 3．1．4 DSP的调试 | 第33-34页 |
| 3．1．5 外部存储器调试 | 第34页 |
| §3．2 多DSP软件开发 | 第34-42页 |
| 3．2．1 结构文件 | 第35-36页 |
| 3．2．2 混合编程 | 第36-38页 |
| 3．2．3 Link口通信与加载模块研究 | 第38-41页 |
| 3．2．4 自检程序 | 第41-42页 |
| §3．3 系统开发小结 | 第42-44页 |
| 第四章 实时操作系统 | 第44-56页 |
| §4．1 实时操作系统uC／OS-Ⅱ | 第44-47页 |
| 4．1．1 实时操作系统（RTOS） | 第44-47页 |
| 4．1．2 uC／OS-Ⅱ简介 | 第47页 |
| §4．2 在ADSP-21060上移植uC／OS-Ⅱ | 第47-54页 |
| 4．2．1 移植uC／OS-Ⅱ | 第47-49页 |
| 4．2．2 在ADSP-21060上移植uC／OS-Ⅱ | 第49-53页 |
| 4．2．3 简单的测试程序 | 第53-54页 |
| §4．3 RTOS应用于DSP系统小结 | 第54-56页 |
| 4．3．1 实时操作系统应用于DSP系统存在的问题 | 第54-55页 |
| 4．3．2 简化的实时操作系统 | 第55-56页 |
| 结束语 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58页 |
