基于FPGA的智能脱扣器的研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 绪论 | 第9-21页 |
| ·课题研究的背景及意义 | 第9-10页 |
| ·智能断路器的功能特点、主要技术参数和发展现状 | 第10-15页 |
| ·智能断路器的功能特点 | 第10-12页 |
| ·断路器的主要技术参数 | 第12页 |
| ·断路器国内外的现状及发展趋势 | 第12-15页 |
| ·智能脱扣器 | 第15-20页 |
| ·智能断路器简介 | 第15-16页 |
| ·智能脱扣器的保护功能 | 第16-18页 |
| ·智能脱扣器的关键技术 | 第18-20页 |
| ·本文研究的主要内容 | 第20-21页 |
| 第二章 智能脱扣器的设计原理 | 第21-30页 |
| ·电量参数的计量原理 | 第21-23页 |
| ·保护原理及实现方法 | 第23-30页 |
| ·保护的算法及分析 | 第24-25页 |
| ·三段电流保护的原理 | 第25-27页 |
| ·接地保护 | 第27-28页 |
| ·电流保护特性曲线的运用 | 第28页 |
| ·保护的实现 | 第28-30页 |
| 第三章 FPGA原理与QUARTUSⅡ平台 | 第30-43页 |
| ·可编程逻辑器件及其分类 | 第30-32页 |
| ·可编程逻辑器件概述 | 第30页 |
| ·PLD可编程逻辑器件分类 | 第30-32页 |
| ·FPGA基本结构 | 第32-36页 |
| ·ALTERA低成本器件概述 | 第36-38页 |
| ·EDA设计与硬件描述语言概述 | 第38-40页 |
| ·EDA设计概述 | 第38-39页 |
| ·硬件描述语言(HDL) | 第39-40页 |
| ·QUARTUSⅡ开发工具 | 第40-43页 |
| 第四章 脱扣器硬件系统的设计 | 第43-57页 |
| ·硬件设计准则 | 第43页 |
| ·脱扣器硬件系统设计 | 第43-55页 |
| ·硬件系统总体架构 | 第44-45页 |
| ·FPGA芯片的选择 | 第45-46页 |
| ·FPGA芯片的配置电路 | 第46-47页 |
| ·FLASH存储电路 | 第47-48页 |
| ·电源电路 | 第48-49页 |
| ·数据采集电路 | 第49-52页 |
| ·控制输出电路 | 第52页 |
| ·串行通讯电路 | 第52-53页 |
| ·参数设置电路 | 第53页 |
| ·显示控制电路 | 第53-54页 |
| ·模拟脱扣信号输出电路 | 第54-55页 |
| ·硬件抗干扰措施 | 第55-57页 |
| 第五章 智能脱扣器的FPGA实现 | 第57-76页 |
| ·FPGA设计问题及软件仿真流程 | 第57-60页 |
| ·FPGA设计中涉及的问题 | 第57-58页 |
| ·FPGA软件仿真流程 | 第58-60页 |
| ·顶层文件的结构和设计 | 第60-61页 |
| ·下层文件的结构和设计 | 第61-74页 |
| ·CORE模块 | 第61-62页 |
| ·ADC模块 | 第62-64页 |
| ·PARAMETER模块 | 第64-65页 |
| ·SWITCH模块 | 第65-67页 |
| ·RAM模块 | 第67-68页 |
| ·SHOW模块 | 第68-70页 |
| ·FLASH模块 | 第70-71页 |
| ·CONTROLLEROUT模块 | 第71-73页 |
| ·UART模块 | 第73-74页 |
| ·分析与讨论 | 第74-76页 |
| 第六章 工作总结与展望 | 第76-78页 |
| ·工作总结 | 第76页 |
| ·未来工作展望 | 第76-78页 |
| 参考文献 | 第78-80页 |
| 致谢 | 第80-81页 |
| 硕士期间发表的论文 | 第81页 |
