| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 引言 | 第9-14页 |
| ·欧洲核子研究中心(CERN) | 第9页 |
| ·大型强子对撞机(LHC) | 第9-10页 |
| ·ALICE探测器 | 第10-11页 |
| ·PHOS光子谱仪 | 第11-12页 |
| ·ALICE/PHOS武汉组的工作及本文的研究目的 | 第12-13页 |
| ·本文的组织 | 第13-14页 |
| 第二章 FEE主板监控系统 | 第14-26页 |
| ·概述 | 第14页 |
| ·电压、电流和温度监测模块 | 第14-20页 |
| ·电压、电流和温度测量机制 | 第15-18页 |
| ·测量误差分析 | 第18-20页 |
| ·数字接口 | 第20页 |
| ·模块电源控制与监测 | 第20-21页 |
| ·APD偏压控制模块 | 第21-25页 |
| ·APD增益的离散性 | 第22页 |
| ·APD偏压控制模块整体框架 | 第22-23页 |
| ·LV-HV电路 | 第23-24页 |
| ·APD偏压控制反馈校验 | 第24-25页 |
| ·通信接口与GTL+总线驱动模块 | 第25-26页 |
| 第三章 FEE信号处理链路 | 第26-33页 |
| ·概述 | 第26-27页 |
| ·SHAPER | 第27-31页 |
| ·Shaper的增益 | 第27-28页 |
| ·Shaper的带宽 | 第28-29页 |
| ·Shaper电路 | 第29-31页 |
| ·ALTRO芯片 | 第31-32页 |
| ·FAST OR | 第32-33页 |
| 第四章 FEE板控制系统的BC设计 | 第33-53页 |
| ·ALTRO总线接口模块设计 | 第34-38页 |
| ·ALTRO总线读写时序及状态流程图 | 第34-36页 |
| ·ALTRO总线有限状态机(FSM)设计 | 第36-38页 |
| ·RCUI2C总线接口模块设计 | 第38-41页 |
| ·RCUI2C总线时序及读写流程图 | 第38-39页 |
| ·RCUI2C有限状态机设计 | 第39-41页 |
| ·GTL驱动控制模块设计 | 第41-46页 |
| ·GTL控制驱动芯片及控制电路介绍 | 第41-42页 |
| ·GTL总线控制流程 | 第42-44页 |
| ·GTL总线控制状态机 | 第44-46页 |
| ·系统电压、电流、温度监控模块设计 | 第46-49页 |
| ·系统电压、电流、温度监控流程 | 第47-48页 |
| ·系统监控状态机的设计 | 第48-49页 |
| ·HV BIAS控制模块设计 | 第49-53页 |
| ·HV Bias Control的接口电路 | 第49-50页 |
| ·HV Bias Control模块图设计 | 第50-51页 |
| ·高压更新控制流程图及有限状态机设计 | 第51-53页 |
| 第五章 FEE性能测试 | 第53-66页 |
| ·FEE性能参数描述 | 第53-54页 |
| ·能量分辨率 | 第53-54页 |
| ·时间分辨率 | 第54页 |
| ·信号变换增益和增益比 | 第54页 |
| ·峰值时间 | 第54页 |
| ·APD反向偏压控制精度和线性度 | 第54页 |
| ·FEE测试平台 | 第54-57页 |
| ·脉冲发生器 | 第56页 |
| ·数据获取系统DAQ | 第56页 |
| ·ROOT分析工具 | 第56-57页 |
| ·FEE系统性能测试 | 第57-66页 |
| ·FEE静态工作点测试 | 第57-58页 |
| ·FEE系统GTL总线读写测试 | 第58页 |
| ·FEE监控模块测试 | 第58-59页 |
| ·FEE APD高压控制单元测试 | 第59-60页 |
| ·FEE信号链路静态噪声测试 | 第60-62页 |
| ·FEE信号链路动态性能测试 | 第62-64页 |
| ·FEE时间分辨率测试 | 第64-66页 |
| 第六章 工作小结与展望 | 第66-68页 |
| 硕士期间发表的文章列表 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 致谢 | 第71页 |