基于FPGA的密码加速引擎关键模块设计与实现
| 表目录 | 第1-8页 |
| 图目录 | 第8-9页 |
| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 引言 | 第11-17页 |
| ·课题背景 | 第11-12页 |
| ·研究现状 | 第12-13页 |
| ·论文目标 | 第13-14页 |
| ·论文难点与创新点 | 第14-15页 |
| ·论文技术难点 | 第14页 |
| ·论文成果与创新点 | 第14-15页 |
| ·论文内容安排 | 第15-17页 |
| 第二章 模幂算法的数学基础 | 第17-25页 |
| ·模幂运算与公钥密码学 | 第17-18页 |
| ·Diffie-Hellman密钥交换与模幂 | 第17-18页 |
| ·RSA公钥体制与模幂 | 第18页 |
| ·模幂运算实现方法 | 第18-20页 |
| ·蒙哥马利算法 | 第20-24页 |
| ·经典蒙哥马利算法 | 第20-22页 |
| ·基表示的模乘算法 | 第22-23页 |
| ·高基模乘算法设计 | 第23-24页 |
| ·本章小节 | 第24-25页 |
| 第三章 模幂算法的优化与实现 | 第25-41页 |
| ·算法的优化 | 第25-27页 |
| ·算法结构的改进 | 第25-26页 |
| ·嵌套循环运算的引入 | 第26-27页 |
| ·模幂运算的实现 | 第27-35页 |
| ·整体结构设计 | 第27-29页 |
| ·模乘模块结构 | 第29-31页 |
| ·32×32比特乘法器 | 第31-32页 |
| ·64比特加法器 | 第32-34页 |
| ·改进的32比特加法器 | 第34-35页 |
| ·IP核工作流程 | 第35-37页 |
| ·实现结果 | 第37-39页 |
| ·本章小节 | 第39-41页 |
| 第四章 Hash函数模块设计与实现 | 第41-47页 |
| ·SHA-512算法 | 第41-43页 |
| ·算法简介 | 第41页 |
| ·预处理过程 | 第41-42页 |
| ·迭代运算 | 第42-43页 |
| ·硬件设计与实现 | 第43-46页 |
| ·整体结构设计 | 第43-44页 |
| ·明文扩展模块 | 第44页 |
| ·迭代运算模块 | 第44-45页 |
| ·实现结果 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 第五章 处理器IP核的优化 | 第47-57页 |
| ·处理器IP核效率分析 | 第47-49页 |
| ·处理器核的选择 | 第47-48页 |
| ·Leon2处理器cache效率分析 | 第48-49页 |
| ·处理器cache的裁减 | 第49-52页 |
| ·流水线与cache的数据交互 | 第49-50页 |
| ·接口信号功能分析 | 第50-51页 |
| ·替代模块设计 | 第51-52页 |
| ·优化结果 | 第52-55页 |
| ·优化前后资源对比 | 第52-53页 |
| ·优化前后效率对比 | 第53-55页 |
| ·本章小节 | 第55-57页 |
| 第六章 密码加速引擎系统实现 | 第57-63页 |
| ·模幂运算IP核的嵌入 | 第57-59页 |
| ·总线接口模块设计 | 第57-58页 |
| ·总线地址空间分配 | 第58-59页 |
| ·IP核中断工作模式的实现 | 第59-60页 |
| ·系统工作流程 | 第60-61页 |
| ·本章小节 | 第61-63页 |
| 结束语 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 附录A 总线地址空间配置代码段的修改 | 第69-70页 |
| 附录B 中断向量表的修改 | 第70-73页 |
| 作者简历 攻读硕士学位期间完成的主要工作 | 第73-74页 |
| 致谢 | 第74页 |
