基于数字频率计的FPGA开发应用研究
| 表目录 | 第1-7页 |
| 图目录 | 第7-9页 |
| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-13页 |
| ·课题背景 | 第11页 |
| ·研究内容 | 第11-12页 |
| ·EDA 技术概述 | 第12页 |
| ·本章小结 | 第12-13页 |
| 第二章 FPGA 开发技术概述 | 第13-20页 |
| ·PLD 发展进程 | 第13页 |
| ·PLD 分类 | 第13-14页 |
| ·CPLD 和FPGA 的比较 | 第14-15页 |
| ·PLD 开发语言 | 第15-16页 |
| ·HDL 简介 | 第15页 |
| ·HDL 学习的几点重要提示 | 第15-16页 |
| ·HDL 开发流程 | 第16页 |
| ·FPGA 器件及其编程 | 第16-18页 |
| ·Altera 公司FPGA 器件简介 | 第16-17页 |
| ·Altera 公司FPGA 器件编程 | 第17页 |
| ·FPGA 通用下载 | 第17-18页 |
| ·Quartus II 使用简介 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第三章 频率计测量原理 | 第20-27页 |
| ·频率计概述 | 第20-21页 |
| ·频率计研究价值 | 第20页 |
| ·频率计发展现状 | 第20-21页 |
| ·频率测量原理 | 第21-26页 |
| ·传统测量方法 | 第21页 |
| ·直接测频法 | 第21-23页 |
| ·等精度测频法 | 第23-24页 |
| ·提高测量精度的方法研究 | 第24-25页 |
| ·全同步测频法 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第四章 系统分析和系统设计 | 第27-29页 |
| ·系统设计要求 | 第27页 |
| ·系统分析 | 第27-28页 |
| ·系统结构和模块划分 | 第28页 |
| ·本章小结 | 第28-29页 |
| 第五章 模块设计及仿真 | 第29-53页 |
| ·量程估计模块 | 第29-33页 |
| ·量程估计原理 | 第29页 |
| ·7位BCD 计数器 | 第29-31页 |
| ·量程估计功能的实现 | 第31-33页 |
| ·计数时钟和闸门产生模块 | 第33-37页 |
| ·周期测量计数器模块 | 第37-39页 |
| ·除法器模块 | 第39-47页 |
| ·除法器原理 | 第39-40页 |
| ·7 位BCD 减法器 | 第40-42页 |
| ·7 位BCD 减法计数器 | 第42-44页 |
| ·除法器实现 | 第44-47页 |
| ·小数点产生模块 | 第47-49页 |
| ·数字频率计的顶层电路实现 | 第49-52页 |
| ·本章小结 | 第52-53页 |
| 第六章 硬件电路设计 | 第53-57页 |
| ·被测信号放大整形电路 | 第53页 |
| ·模式输入接口电路 | 第53页 |
| ·显示电路设计 | 第53-54页 |
| ·FPGA 芯片及配置 | 第54-56页 |
| ·FPGA 芯片简介 | 第54页 |
| ·EPC2 配置芯片简介 | 第54页 |
| ·下载方式 | 第54页 |
| ·FPGA 硬件接口电路 | 第54-56页 |
| ·频率计硬件电路结构 | 第56页 |
| ·本章小结 | 第56-57页 |
| 第七章 结论与展望 | 第57-58页 |
| ·本设计的特点 | 第57页 |
| ·本设计的不足 | 第57页 |
| ·总结与展望 | 第57-58页 |
| 参考文献 | 第58-59页 |
| 作者简介及在学期间取得的学术成果 | 第59-60页 |
| 致谢 | 第60页 |
