| 摘要 | 第1-7页 |
| ABSTRACT | 第7-14页 |
| 第一章 绪论 | 第14-23页 |
| ·数字通信系统 | 第14-15页 |
| ·纠错码发展进程 | 第15-17页 |
| ·LDPC码研究 | 第17-20页 |
| ·论文研究思路和主要创新点 | 第20-21页 |
| ·论文总体结构 | 第21-23页 |
| 第二章 低密度校验码基本原理和方法 | 第23-38页 |
| ·LDPC码的结构 | 第23-24页 |
| ·LDPC码的二分图表示 | 第24-27页 |
| ·校验矩阵与二分图的映射 | 第24-25页 |
| ·LDPC码的环 | 第25-26页 |
| ·停止集和陷阱集 | 第26-27页 |
| ·LDPC码分类 | 第27-30页 |
| ·二元LDPC码和q元LDPC码 | 第27页 |
| ·正则LDPC码和非正则LDPC码 | 第27-29页 |
| ·不同方法构造的LDPC码 | 第29-30页 |
| ·随机LDPC码 | 第29页 |
| ·结构化LDPC码 | 第29-30页 |
| ·基于LDPC码的级联码 | 第30-32页 |
| ·基于LDPC码的串行级联码 | 第30-31页 |
| ·基于LDPC码的并行级联码 | 第31-32页 |
| ·LDPC码的编码 | 第32-34页 |
| ·基于下三角矩阵的编码方式 | 第32-33页 |
| ·半随机LDPC码编码方式 | 第33-34页 |
| ·LDPC码的译码 | 第34-37页 |
| ·BP算法 | 第34-35页 |
| ·BP算法的推导 | 第35-37页 |
| ·水平运算推导 | 第35-37页 |
| ·垂直运算推导 | 第37页 |
| ·本章小结 | 第37-38页 |
| 第三章 基于图形和搜索的无小环准循环低密度校验码构造 | 第38-54页 |
| ·QC-LDPC码 | 第39-40页 |
| ·图论相关定义 | 第40-41页 |
| ·图 | 第40页 |
| ·路和圈 | 第40-41页 |
| ·矩阵与结构图 | 第41-43页 |
| ·由矩阵到结构图再到矩阵的构造方式 | 第43-47页 |
| ·基于搜索的最小环为12的QC-LDPC码构造 | 第47-52页 |
| ·QC-LDPC码环的计算 | 第47页 |
| ·搜索生成结构图C | 第47-50页 |
| ·扭曲路 | 第47-48页 |
| ·搜索原始矩阵A_0 | 第48页 |
·搜索原始矩阵A_l(0| 第48-49页 | |
| ·位移矩阵的大小限制 | 第49页 |
| ·搜索扭曲因子矩阵 | 第49-50页 |
| ·搜索复杂度下界 | 第50页 |
| ·构造算法总结 | 第50-51页 |
| ·校验矩阵D的各项参数 | 第51-52页 |
| ·掩模 | 第52页 |
| ·仿真 | 第52-53页 |
| ·本章小结 | 第53-54页 |
| 第四章 基于纵向单奇偶校验的低密度校验码 | 第54-74页 |
| ·基于纵向单奇偶校验的 LDPC码的提出 | 第55-56页 |
| ·系统模型 | 第56-60页 |
| ·基于纵向单奇偶校验的 LDPC码 | 第56-59页 |
| ·编码 | 第56-57页 |
| ·译码 | 第57-59页 |
| ·系统模型 | 第59-60页 |
| ·性能分析 | 第60-68页 |
| ·度数分布序列、码距和码率 | 第60-61页 |
| ·在BEC信道的性能分析 | 第61-65页 |
| ·在AWGN信道的性能分析 | 第65-68页 |
| ·电路结构 | 第68-70页 |
| ·仿真 | 第70-73页 |
| ·与CDTTB标准级联码性能比较 | 第70-72页 |
| ·(3744，1872)码在不同最大迭代次数条件下性能比较 | 第72-73页 |
| ·本章小结 | 第73-74页 |
| 第五章 卷积码的BP算法译码 | 第74-83页 |
| ·基于CDMB方案中卷积码编码器的校验矩阵 | 第74-78页 |
| ·CDMB方案卷积码 | 第75-76页 |
| ·母码 | 第75页 |
| ·增信删余 | 第75-76页 |
| ·1/4码率卷积码的校验矩阵 | 第76-77页 |
| ·删余码的校验矩阵 | 第77-78页 |
| ·校验矩阵的优化 | 第78页 |
| ·DAB系统中卷积码的BP算法译码 | 第78-79页 |
| ·仿真 | 第79-82页 |
| ·本章小结 | 第82-83页 |
| 第六章 CDTTB标准中LDPC码的编/译码结构设计 | 第83-103页 |
| ·编码器 | 第84-91页 |
| ·CDTTB标准中LDPC码的生成矩阵 | 第84页 |
| ·QC-LDPC码生成矩阵性质 | 第84页 |
| ·CDTTB标准中LDPC码的生成矩阵结构 | 第84页 |
| ·QC-LDPC码编码原理 | 第84-85页 |
| ·编码方案 | 第85-87页 |
| ·串行编码结构 | 第85-86页 |
| ·并行和二阶编码结构原理 | 第86-87页 |
| ·编码器结构设计 | 第87-90页 |
| ·分块子矩阵运算单元AU | 第88页 |
| ·行生成器存储器 | 第88-89页 |
| ·流水线的编码方式 | 第89页 |
| ·信息位寄存器 | 第89-90页 |
| ·码字存储器RAM | 第90页 |
| ·127位移位寄存器 | 第90页 |
| ·控制器 | 第90页 |
| ·FPGA实现 | 第90-91页 |
| ·FPGA实现 | 第90页 |
| ·验证 | 第90-91页 |
| ·译码器 | 第91-102页 |
| ·基于后验概率的简化最小和算法 | 第91-94页 |
| ·最小和算法 | 第91-92页 |
| ·基于后验概率的简化最小和算法 | 第92-94页 |
| ·译码器结构设计 | 第94-99页 |
| ·CDTTB标准三种码率的校验矩阵 | 第94页 |
| ·三种译码方案 | 第94-96页 |
| ·半并行复用译码方案 | 第96-99页 |
| ·两个码字同时译码 | 第99页 |
| ·FPGA实现 | 第99-102页 |
| ·本章小结 | 第102-103页 |
| 第七章 全文总结 | 第103-106页 |
| 致谢 | 第106-107页 |
| 参考文献 | 第107-116页 |
| 攻读博士学位期间的科研及成果 | 第116-117页 |
