中频数字化扩频接收机的研究与实现
中文摘要 | 第1-4页 |
英文摘要 | 第4-8页 |
1 绪论 | 第8-12页 |
·引言 | 第8页 |
·研究背景及意义 | 第8-11页 |
·本文的主要工作 | 第11-12页 |
2 论文相关理论基础 | 第12-22页 |
·扩频技术 | 第12-16页 |
·扩频通信的基本原理 | 第12-14页 |
·直接序列扩频系统 | 第14-15页 |
·直接序列扩频系统伪随机码 | 第15-16页 |
·扩频系统的主要性能指标 | 第16页 |
·锁相技术 | 第16-19页 |
·锁相环的基本结构 | 第16-17页 |
·模拟锁相环 | 第17页 |
·数字锁相环 | 第17-19页 |
·数字匹配滤波器 | 第19-20页 |
·CORDIC 算法 | 第20-21页 |
·本章小结 | 第21-22页 |
3 数字接收机方案设计及仿真 | 第22-45页 |
·数字接收机系统概述 | 第22-23页 |
·系统主要参数 | 第22页 |
·系统总体设计 | 第22-23页 |
·数字下变频 | 第23-26页 |
·数字下变频方案 | 第23-24页 |
·带通采样原理 | 第24-25页 |
·数字控制振荡器原理 | 第25-26页 |
·伪码同步 | 第26-30页 |
·伪码的同步捕获 | 第26-29页 |
·伪码的同步跟踪 | 第29-30页 |
·载波同步方案 | 第30-32页 |
·载波频率跟踪 | 第32-37页 |
·理论分析 | 第32-34页 |
·频率偏差对系统影响 | 第34-36页 |
·锁频环仿真结果分析 | 第36-37页 |
·载波相位跟踪 | 第37-41页 |
·理论分析 | 第37-38页 |
·相位偏差对系统影响 | 第38-39页 |
·锁相环仿真结果分析 | 第39-41页 |
·数据比特同步 | 第41-44页 |
·本章小结 | 第44-45页 |
4 数字接收机硬件实现 | 第45-65页 |
·芯片及开发软件介绍 | 第45-47页 |
·芯片选型 | 第45-46页 |
·系统开发软件介绍 | 第46-47页 |
·数字下变频电路 | 第47-49页 |
·A/D 采样变频 | 第47-48页 |
·数字正交下变频 | 第48-49页 |
·伪码捕获电路 | 第49-53页 |
·伪码跟踪电路 | 第53-54页 |
·比特同步电路 | 第54-57页 |
·载波频率捕获电路 | 第57-60页 |
·载波相位跟踪电路 | 第60-62页 |
·数据解调电路 | 第62-63页 |
·硬件平台 | 第63-64页 |
·本章小结 | 第64-65页 |
5 总结与展望 | 第65-67页 |
·论文总结 | 第65-66页 |
·后续研究工作展望 | 第66-67页 |
致谢 | 第67-68页 |
参考文献 | 第68-70页 |
附录 | 第70-71页 |
附录A. 作者在攻读学位期间发表的论文目录 | 第70页 |
附录B. 作者在攻读学位期间取得的科研成果目录 | 第70-71页 |