某型号载荷图像JPEG2000解压缩系统设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题背景 | 第10-11页 |
| 1.2 研究现状 | 第11-12页 |
| 1.3 主要研究内容及结构安排 | 第12-14页 |
| 第2章 解压缩系统硬件设计 | 第14-29页 |
| 2.1 引言 | 第14页 |
| 2.2 硬件整体设计 | 第14-17页 |
| 2.2.1 硬件架构设计 | 第14-16页 |
| 2.2.2 器件选型 | 第16-17页 |
| 2.3 PCI EXPRESS接口硬件设计 | 第17-20页 |
| 2.3.1 PCI Express总线 | 第17-18页 |
| 2.3.2 硬件电路设计 | 第18-20页 |
| 2.4 DDR3 SDRAM接口硬件设计 | 第20-22页 |
| 2.4.1 DDR3 SDRAM | 第20-21页 |
| 2.4.2 硬件电路设计 | 第21-22页 |
| 2.5 ADV212接口硬件设计 | 第22-24页 |
| 2.5.1 ADV212编解码芯片简介 | 第22-23页 |
| 2.5.2 硬件电路设计 | 第23-24页 |
| 2.6 FPGA基础电路设计 | 第24-28页 |
| 2.6.1 电源设计 | 第24-27页 |
| 2.6.2 时钟设计 | 第27页 |
| 2.6.3 Flash接口设计 | 第27-28页 |
| 2.7 本章小结 | 第28-29页 |
| 第3章 解压缩系统逻辑设计 | 第29-56页 |
| 3.1 引言 | 第29-30页 |
| 3.2 JPEG2000压缩标准 | 第30-34页 |
| 3.2.1 JPEG2000编码过程 | 第30-33页 |
| 3.2.2 JPEG2000解码过程 | 第33-34页 |
| 3.3 PCI EXPRESS接口逻辑设计 | 第34-42页 |
| 3.3.1 PCI Express总线层次 | 第34-36页 |
| 3.3.2 PCI Express事务协议 | 第36-37页 |
| 3.3.3 接口逻辑设计 | 第37-42页 |
| 3.4 DDR3控制器逻辑设计 | 第42-48页 |
| 3.4.1 DDR3物理工作流程 | 第42页 |
| 3.4.2 控制器逻辑设计 | 第42-48页 |
| 3.5 ADV212控制器逻辑设计 | 第48-54页 |
| 3.5.1 ADV212配置逻辑设计 | 第49-51页 |
| 3.5.2 ADV212数据交互逻辑设计 | 第51-54页 |
| 3.5.3 ADV212总线仲裁逻辑设计 | 第54页 |
| 3.6 本章小结 | 第54-56页 |
| 第4章 解压缩系统仿真及验证 | 第56-78页 |
| 4.1 引言 | 第56页 |
| 4.2 系统仿真 | 第56-64页 |
| 4.2.1 PCI Express接口逻辑仿真 | 第56-59页 |
| 4.2.2 DDR3控制器逻辑仿真 | 第59-62页 |
| 4.2.3 ADV212数据交互逻辑仿真 | 第62-64页 |
| 4.3 系统验证 | 第64-77页 |
| 4.3.1 搭建验证平台 | 第64-66页 |
| 4.3.2 硬件功能性验证 | 第66-70页 |
| 4.3.3 系统功能验证 | 第70-77页 |
| 4.4 本章小结 | 第77-78页 |
| 结论 | 第78-80页 |
| 参考文献 | 第80-84页 |
| 附录 1 | 第84-85页 |
| 附录 2 | 第85-86页 |
| 附录 3 | 第86-87页 |
| 攻读硕士学位期间承担的科研任务与主要成果 | 第87-88页 |
| 致谢 | 第88页 |
