高速展频时钟发生器的研究与设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-12页 |
| 1.1 研究工作的背景与意义 | 第9-10页 |
| 1.2 展频时钟研究的现状 | 第10-11页 |
| 1.3 论文内容安排 | 第11-12页 |
| 第二章 锁相环的基本介绍 | 第12-37页 |
| 2.1 锁相环的基本状态 | 第12-13页 |
| 2.2 锁相环中基本模块介绍 | 第13-19页 |
| 2.2.1 鉴频鉴相器 | 第13-16页 |
| 2.2.2 电荷泵 | 第16-17页 |
| 2.2.3 环路滤波器 | 第17-18页 |
| 2.2.4 分频器 | 第18页 |
| 2.2.5 压控振荡器 | 第18-19页 |
| 2.3 锁相环的线性模型 | 第19-24页 |
| 2.3.1 三阶锁相环 | 第20-22页 |
| 2.3.2 三阶滤波器 | 第22-23页 |
| 2.3.4 快速锁定分析分析 | 第23-24页 |
| 2.4 参考杂散 | 第24-29页 |
| 2.4.1 漏电流导致的杂散 | 第25-27页 |
| 2.4.2 脉冲相关杂散 | 第27-28页 |
| 2.4.3 两种杂散综合讨论 | 第28-29页 |
| 2.5 锁相环各模块的噪声特性 | 第29-37页 |
| 2.5.1 分频器的噪声特性 | 第29页 |
| 2.5.2 鉴相器和电源的噪声特性 | 第29-30页 |
| 2.5.3 系统的噪声特性 | 第30页 |
| 2.5.4 应用于振荡器的时变相位噪声模型 | 第30-37页 |
| 第三章 展频锁相环系统 | 第37-57页 |
| 3.1 展频时钟概念 | 第37-45页 |
| 3.1.1 调制概念 | 第37页 |
| 3.1.2 调频调制 | 第37-38页 |
| 3.1.3 调制指数与调制比例 | 第38-39页 |
| 3.1.4 带宽限制 | 第39页 |
| 3.1.5 调制轮廓 | 第39-42页 |
| 3.1.6 用于EMI降低的展频技术 | 第42页 |
| 3.1.7 抖动(jitter) | 第42-45页 |
| 3.2 展频时钟的结构 | 第45-48页 |
| 3.3 展频时钟闭环分析和Matlab模拟 | 第48-57页 |
| 第四章 展频时钟的电路 | 第57-73页 |
| 4.1 鉴频鉴相器 | 第57-60页 |
| 4.2 电荷泵 | 第60-62页 |
| 4.3 压控振荡器 | 第62-66页 |
| 4.3.1 差分延迟单元 | 第63-65页 |
| 4.3.2 电流源偏置电路 | 第65-66页 |
| 4.4 锁定检测模块 | 第66-68页 |
| 4.5 分频器 | 第68-71页 |
| 4.6 展频锁相环 | 第71-73页 |
| 第五章 总结和展望 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-79页 |
