| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第16-23页 |
| 1.1 课题背景 | 第16页 |
| 1.2 积分器在电磁诊断中的应用 | 第16-17页 |
| 1.3 国内外研究现状 | 第17-22页 |
| 1.3.1 模拟积分器 | 第18页 |
| 1.3.2 VFC-UDC型数字积分器 | 第18-19页 |
| 1.3.3 基于DSP/MCU的积分器 | 第19-20页 |
| 1.3.4 交替式积分器 | 第20-21页 |
| 1.3.5 HT-7与EAST托卡马克装置使用的积分器 | 第21-22页 |
| 1.4 论文的主要工作 | 第22-23页 |
| 第二章 积分器工作原理与误差分析 | 第23-31页 |
| 2.1 模拟积分器工作原理与误差分析 | 第23-26页 |
| 2.1.1 模拟积分器的工作原理 | 第23页 |
| 2.1.2 模拟积分器的误差分析 | 第23-26页 |
| 2.2 数字积分器工作原理与误差分析 | 第26-29页 |
| 2.2.1 数字积分器的工作原理 | 第26-27页 |
| 2.2.2 数字积分器的误差分析 | 第27-29页 |
| 2.3 模拟数字技术结合的积分器 | 第29页 |
| 2.4 小结 | 第29-31页 |
| 第三章 EAST的积分器设计要求 | 第31-38页 |
| 3.1 EAST装置对积分器的设计要求 | 第31页 |
| 3.2 EAST托卡马克装置现有的积分器 | 第31-34页 |
| 3.2.1 EAST装置现有积分器的的工作原理 | 第31-33页 |
| 3.2.2 现有积分器在实际应用中存在的问题 | 第33-34页 |
| 3.3 FPGA开发系统概述 | 第34-36页 |
| 3.3.1 FPGA简述 | 第34-35页 |
| 3.3.2 Verilog HDL简述 | 第35页 |
| 3.3.3 Quartus Ⅱ及设计流程 | 第35-36页 |
| 3.4 小结 | 第36-38页 |
| 第四章 交替式积分器原理设计与硬件实现 | 第38-46页 |
| 4.1 交替式积分器的工作原理及误差分析 | 第38-39页 |
| 4.1.1 交替式积分器的工作原理 | 第38页 |
| 4.1.2 交替式积分器的误差分析 | 第38-39页 |
| 4.2 交替方案与工作时序 | 第39-41页 |
| 4.2.1 交替方案的选择 | 第39-40页 |
| 4.2.2 交替式积分器的工作时序 | 第40-41页 |
| 4.3 硬件实现 | 第41-44页 |
| 4.3.1 低通滤波器设计 | 第41-43页 |
| 4.3.2 触发与复位设计 | 第43页 |
| 4.3.3 元器件的选型 | 第43-44页 |
| 4.4 PCB设计 | 第44-45页 |
| 4.5 小结 | 第45-46页 |
| 第五章 交替式积分器软件设计 | 第46-56页 |
| 5.1 算法建模 | 第46-47页 |
| 5.2 交替式积分器的程序设计 | 第47-52页 |
| 5.2.1 主程序设计 | 第47-48页 |
| 5.2.2 逻辑控制模块设计 | 第48-50页 |
| 5.2.3 ADC控制器设计 | 第50-51页 |
| 5.2.4 DAC控制器设计 | 第51-52页 |
| 5.2.5 保持累加模块设计 | 第52页 |
| 5.3 设计验证 | 第52-55页 |
| 5.4 小结 | 第55-56页 |
| 第六章 电磁兼容设计与测试分析 | 第56-65页 |
| 6.1 抗干扰设计 | 第56-57页 |
| 6.1.1 隔离电路设计 | 第56-57页 |
| 6.1.2 电源系统设计 | 第57页 |
| 6.2 电路板的电磁兼容设计 | 第57-61页 |
| 6.2.1 电路板的布局 | 第57-58页 |
| 6.2.2 地线处理 | 第58-59页 |
| 6.2.3 电路板的电磁兼容仿真 | 第59-61页 |
| 6.3 实验测试与数据分析 | 第61-64页 |
| 6.3.1 实验室台面测试 | 第61-62页 |
| 6.3.2 现场测试 | 第62-64页 |
| 6.4 小结 | 第64-65页 |
| 第七章 总结与展望 | 第65-66页 |
| 7.1 总结 | 第65页 |
| 7.2 展望 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第69页 |