| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 引言 | 第8-9页 |
| 1.2 视频压缩编码研究现状 | 第9-11页 |
| 1.2.1 国际视频压缩标准的发展历程 | 第9-10页 |
| 1.2.2 我国视频压缩标准的制定与发展 | 第10-11页 |
| 1.3 课题研究背景及意义 | 第11-12页 |
| 1.3.1 研究背景 | 第11页 |
| 1.3.2 研究意义 | 第11-12页 |
| 1.4 课题研究内容 | 第12页 |
| 1.5 论文的主要内容和结构安排 | 第12-13页 |
| 第二章 AVS2 视频编解码技术标准 | 第13-24页 |
| 2.1 AVS2 标准简介 | 第13-15页 |
| 2.2 AVS2 标准关键技术分析 | 第15-22页 |
| 2.2.1 熵解码 | 第15-16页 |
| 2.2.2 系数扫描 | 第16-17页 |
| 2.2.3 反量化与反变换 | 第17-18页 |
| 2.2.4 帧间预测 | 第18-20页 |
| 2.2.5 帧内预测 | 第20-21页 |
| 2.2.6 环路滤波 | 第21-22页 |
| 2.3 AVS2 标准与 MPEG-4/H.264 的比较 | 第22-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第三章 TMS320C6678 简介及开发平台 | 第24-39页 |
| 3.1 DSP 简述 | 第24-27页 |
| 3.1.1 DSP 的总体发展 | 第24-25页 |
| 3.1.2 DSP 特性及其应用 | 第25-26页 |
| 3.1.3 DSP 平台的选择 | 第26-27页 |
| 3.2 TMS320C6678 概述 | 第27-35页 |
| 3.2.1 TMS320C6678 的存储结构 | 第28-29页 |
| 3.2.2 TMS320C6678 核的组成 | 第29-30页 |
| 3.2.3 CorePac 的处理器特性 | 第30-32页 |
| 3.2.4 CorePac 的存储器结构 | 第32-34页 |
| 3.2.5 EDMA 介绍 | 第34-35页 |
| 3.3 DSP 开发流程 | 第35-36页 |
| 3.4 DSP 开发工具 CCS 简介 | 第36-38页 |
| 3.5 本章小结 | 第38-39页 |
| 第四章 多路 AVS2 视频解码器的设计与实现 | 第39-62页 |
| 4.1 系统背景的整体设计 | 第39-41页 |
| 4.2 AVS2 解码器代码分析及代码移植 | 第41-46页 |
| 4.2.1 视频解码代码分析 | 第41-42页 |
| 4.2.2 视频解码代码移植 | 第42-46页 |
| 4.3 AVS2 解码器的优化 | 第46-54页 |
| 4.3.1 解码器的总体性能优化方案 | 第47-48页 |
| 4.3.2 代码的结构优化 | 第48-50页 |
| 4.3.3 数据类型及空间优化 | 第50-52页 |
| 4.3.4 线性汇编优化 | 第52页 |
| 4.3.5 EDMA 及 CACHE 机制优化 | 第52-53页 |
| 4.3.6 DSP 编译器相关优化 | 第53-54页 |
| 4.4 AVS2 双核解码的实现 | 第54-57页 |
| 4.5 AVS2 多路解码的实现 | 第57-60页 |
| 4.5.1 DSP 的 SYS/BIOS 简介 | 第57-58页 |
| 4.5.2 多路解码实现 | 第58-60页 |
| 4.6 本章小结 | 第60-62页 |
| 第五章 总结与展望 | 第62-64页 |
| 5.1 本文的工作 | 第62页 |
| 5.2 下一步工作的方向 | 第62-64页 |
| 参考文献 | 第64-67页 |
| 发表论文和参加科研情况说明 | 第67-68页 |
| 致谢 | 第68页 |