| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-16页 |
| ·数字电视行业的发展 | 第8-9页 |
| ·DMB-TH 标准及其信道编码方案介绍 | 第9-13页 |
| ·DMB-TH 标准介绍 | 第9-10页 |
| ·DMB-TH 的信道编码方案 | 第10-13页 |
| ·DMB-TH 系统前向纠错编译码器的结构介绍 | 第13-14页 |
| ·论文的研究意义与工作重点 | 第14页 |
| ·论文的研究内容与结构安排 | 第14-16页 |
| 第二章 DMB-TH 系统多码率前向纠错编码优化结构的设计 | 第16-36页 |
| ·DMB-TH 系统多码率前向纠错编码现有方案 | 第16-17页 |
| ·基于 SRAA 电路的多码率前向纠错编码方案 | 第16-17页 |
| ·基于 SRAA 电路复用的多码率前向纠错编码方案 | 第17页 |
| ·现有前向纠错编码方案的性能分析及结构优化 | 第17-19页 |
| ·DMB-TH 系统中 BCH 码编码结构设计 | 第19-22页 |
| ·串行 BCH 码编码结构 | 第19-20页 |
| ·并行 BCH 码编码结构的获得 | 第20-21页 |
| ·两种编码结构的性能比较与选取 | 第21-22页 |
| ·DMB-TH 系统中 QC-LDPC 码编码结构设计 | 第22-32页 |
| ·常用 LDPC 码的编码算法及编码算法的选取 | 第22-27页 |
| ·DMB-TH 系统中 QC-LDPC 码编码结构研究与选取 | 第27-32页 |
| ·DMB-TH 系统多码率前向纠错编码优化结构设计及性能分析 | 第32-35页 |
| ·多码率前向纠错编码优化结构 | 第32-33页 |
| ·多码率编码优化结构与现有方案的性能比较 | 第33-35页 |
| ·本章小结 | 第35-36页 |
| 第三章 DMB-TH 系统多码率前向纠错编码优化结构的实现 | 第36-57页 |
| ·DMB-TH 系统中并行 BCH 码编码器的实现 | 第36-39页 |
| ·并行 BCH 编码器的实现 | 第36-38页 |
| ·编码结果的验证 | 第38-39页 |
| ·基于 DMB-TH 的多码率 LDPC 码编码器的实现 | 第39-55页 |
| ·多码率 LDPC 编码器总体结构 | 第39-40页 |
| ·SRPMA 运算电路的实现 | 第40-43页 |
| ·位宽转换模块的实现 | 第43-46页 |
| ·编码器总体实现 | 第46-55页 |
| ·编码结果的验证 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第四章 基于 DMB-TH 的 BCH 译码器的算法选取与实现 | 第57-68页 |
| ·DMB-TH 系统中 BCH 码译码算法选取 | 第57-61页 |
| ·BCH 码译码现有算法 | 第57-59页 |
| ·DMB-TH 系统并行 BCH 译码算法 | 第59-60页 |
| ·两种 BCH 译码结构的性能比较与选取 | 第60-61页 |
| ·DMB-TH 中的 BCH 码译码器的实现 | 第61-67页 |
| ·并行 BCH(1023,1013)译码器结构 | 第61-63页 |
| ·并行 BCH(1023.1013)译码器的实现 | 第63-67页 |
| ·本章小结 | 第67-68页 |
| 第五章 总结与展望 | 第68-70页 |
| ·本文工作总结 | 第68-69页 |
| ·下一步研究展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 附录 | 第74-99页 |
| 个人简历 | 第99页 |
| 攻读硕士期间的研究成果 | 第99-100页 |
