| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第10-24页 |
| 1.1 研究背景和意义 | 第10-11页 |
| 1.2 MIMO成像雷达系统的研究现状 | 第11-22页 |
| 1.2.1 国外研究现状 | 第11-20页 |
| 1.2.2 国内研究现状 | 第20-22页 |
| 1.3 本文的主要工作和内容安排 | 第22-24页 |
| 第2章 MIMO成像雷达硬件系统方案设计 | 第24-30页 |
| 2.1 MIMO雷达概述 | 第24-27页 |
| 2.2 MIMO成像雷达系统方案设计 | 第27-28页 |
| 2.3 本章小结 | 第28-30页 |
| 第3章 雷达信号波形发生器设计 | 第30-51页 |
| 3.1 雷达信号波形 | 第30-37页 |
| 3.1.1 线性调频波形 | 第31-32页 |
| 3.1.2 正交波形 | 第32-34页 |
| 3.1.3 步进频率脉冲信号 | 第34-35页 |
| 3.1.4 相位编码脉冲信号 | 第35-37页 |
| 3.2 雷达信号波形发生器设计 | 第37-50页 |
| 3.2.1 方案设计 | 第37-39页 |
| 3.2.2 DDS电路设计 | 第39-45页 |
| 3.2.3 FPGA电路设计 | 第45-48页 |
| 3.2.4 电源系统设计 | 第48-50页 |
| 3.3 本章小结 | 第50-51页 |
| 第4章 信号处理平台设计 | 第51-70页 |
| 4.1 雷达信号处理的基本任务 | 第51-56页 |
| 4.1.1 雷达回波信号模型 | 第51-52页 |
| 4.1.2 信号采样 | 第52-54页 |
| 4.1.3 脉冲压缩 | 第54-55页 |
| 4.1.4 FFT在雷达信号处理中的应用 | 第55-56页 |
| 4.2 信号处理平台方案设计 | 第56-58页 |
| 4.3 DSP (TMS320C6747)电路设计 | 第58-63页 |
| 4.3.1 外部高速SDRAM的设计 | 第58-59页 |
| 4.3.2 外部Flash存储器的设计 | 第59-60页 |
| 4.3.3 时钟电路设计 | 第60-61页 |
| 4.3.4 JTAG接口和复位系统设计 | 第61-62页 |
| 4.3.5 外部接口设计 | 第62-63页 |
| 4.4 FPGA(EP3C40F484)电路设计 | 第63-67页 |
| 4.4.1 FPGA与DSP互联设计 | 第63页 |
| 4.4.2 FPGA外部存储空间设计 | 第63-65页 |
| 4.4.3 FPGA外部接口设计 | 第65-66页 |
| 4.4.4 ADC设计 | 第66-67页 |
| 4.5 电源设计 | 第67-69页 |
| 4.6 本章小结 | 第69-70页 |
| 第5章 射频收发机设计 | 第70-84页 |
| 5.1 收发机方案设计 | 第70-73页 |
| 5.1.1 射频发射机 | 第70-71页 |
| 5.1.2 射频接收机 | 第71-73页 |
| 5.2 射频模块设计 | 第73-82页 |
| 5.2.1 本振频率源 | 第73-74页 |
| 5.2.2 低噪声放大器 | 第74-75页 |
| 5.2.3 混频器 | 第75-76页 |
| 5.2.4 滤波器 | 第76-78页 |
| 5.2.5 功率放大器 | 第78-79页 |
| 5.2.6 中频放大器 | 第79-81页 |
| 5.2.7 模数转换器(ADC) | 第81-82页 |
| 5.3 天线 | 第82-83页 |
| 5.4 本章小结 | 第83-84页 |
| 第6章 MIMO成像雷达硬件系统测试与分析 | 第84-93页 |
| 6.1 测试环境 | 第84-85页 |
| 6.2 雷达信号波形发生器测试与分析 | 第85-88页 |
| 6.3 信号处理平台测试与分析 | 第88-89页 |
| 6.4 射频收发机测试与分析 | 第89-91页 |
| 6.5 MIMO成像雷达硬件系统测试结果分析 | 第91-92页 |
| 6.6 本章小结 | 第92-93页 |
| 结论 | 第93-94页 |
| 参考文献 | 第94-98页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第98-99页 |
| 致谢 | 第99页 |