移相延迟电路的分析与设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-12页 |
| 1.1 研究背景及意义 | 第7-8页 |
| 1.2 国内外研究现状 | 第8-11页 |
| 1.2.1 移相器的研究现状 | 第8-9页 |
| 1.2.2 延迟线的研究现状 | 第9-11页 |
| 1.3 本论文的主要内容 | 第11-12页 |
| 2 移相延迟电路的基本理论 | 第12-26页 |
| 2.1 微带线与基片集成波导(SIW) | 第12-16页 |
| 2.1.1 微带线简介 | 第12-13页 |
| 2.1.2 SIW简介 | 第13-16页 |
| 2.2 移相延迟电路的基本理论 | 第16-25页 |
| 2.2.1 PIN二极管的结构特性及等效电路 | 第16-18页 |
| 2.2.2 移相延迟电路的分类与指标 | 第18-20页 |
| 2.2.3 PIN二极管移相延迟结构的基本理论 | 第20-25页 |
| 2.3 本章小结 | 第25-26页 |
| 3 L波段宽带大功率移相器的设计 | 第26-45页 |
| 3.1 宽带大功率数字移相器的总体方案 | 第26-27页 |
| 3.2 PIN二极管的选择 | 第27-29页 |
| 3.3 各个移相单元的ADS仿真设计 | 第29-41页 |
| 3.3.1 22.5°移相单元的设计 | 第29-34页 |
| 3.3.2 45°移相单元的设计 | 第34-36页 |
| 3.3.3 90°移相单元的设计 | 第36-39页 |
| 3.3.4 180°移相单元的设计 | 第39-41页 |
| 3.4 各个移相单元在HFSS中的优化 | 第41-44页 |
| 3.5 本章小结 | 第44-45页 |
| 4 移相器级联仿真与测试结果 | 第45-53页 |
| 4.1 移相单元级联仿真 | 第45-46页 |
| 4.2 移相器的PCB版图 | 第46-48页 |
| 4.3 装配、调试与测试结果 | 第48-52页 |
| 4.3.1 装配过程 | 第48-49页 |
| 4.3.2 测试方法与步骤 | 第49-50页 |
| 4.3.3 测试结果与分析 | 第50-52页 |
| 4.4 本章小结 | 第52-53页 |
| 5 基于LTCC的基片集成波导X波段延迟线的设计 | 第53-69页 |
| 5.1 LTCC技术简介 | 第53-54页 |
| 5.2 延迟线的方案 | 第54-55页 |
| 5.3 SIW中两种不连续性的研究 | 第55-58页 |
| 5.3.1 匹配柱的特性与等效模型 | 第55-57页 |
| 5.3.2 耦合缝的特性与等效模型 | 第57-58页 |
| 5.4 各态的设计方法 | 第58-60页 |
| 5.5 各态电路的设计 | 第60-65页 |
| 5.5.1 基态的设计 | 第60-62页 |
| 5.5.2 2λ延迟态的设计 | 第62-63页 |
| 5.5.3 2λ延迟态的设计 | 第63-65页 |
| 5.6 级联仿真 | 第65-67页 |
| 5.7 版图绘制 | 第67-68页 |
| 5.8 本章小结 | 第68-69页 |
| 6 总结与展望 | 第69-70页 |
| 6.1 本文的主要工作 | 第69页 |
| 6.2 后续工作与展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-75页 |
