基于65nm CMOS工艺高速低功耗SAR ADC的研究与设计
| 中文摘要 | 第3-5页 |
| 英文摘要 | 第5-6页 |
| 1 绪论 | 第10-16页 |
| 1.1 研究背景 | 第10页 |
| 1.2 国内外发展现状 | 第10-12页 |
| 1.2.1 高速技术 | 第10-11页 |
| 1.2.2 低功耗技术 | 第11-12页 |
| 1.2.3 SAR ADC产品 | 第12页 |
| 1.3 研究目标 | 第12-13页 |
| 1.4 论文架构 | 第13-16页 |
| 2 ADC基本理论 | 第16-24页 |
| 2.1 ADC性能参数 | 第17-20页 |
| 2.1.1 静态性能参数 | 第17-19页 |
| 2.1.2 动态性能参数 | 第19-20页 |
| 2.2 SAR ADC | 第20-22页 |
| 2.2.1 二分搜索算法SAR ADC工作方式 | 第20-21页 |
| 2.2.2 传统电荷再分配式SAR ADC结构 | 第21-22页 |
| 2.3 小结 | 第22-24页 |
| 3 SAR ADC关键技术分析与研究 | 第24-44页 |
| 3.1 电容转换能耗及匹配性分析 | 第24-27页 |
| 3.2 高能效电容转换方案介绍与分析 | 第27-35页 |
| 3.2.1 单调转换方案 | 第27-30页 |
| 3.2.2 拆分单调转换方案 | 第30-32页 |
| 3.2.3 Vcm-based转换方案 | 第32-35页 |
| 3.3 动态比较器介绍与分析 | 第35-40页 |
| 3.3.1 动态比较器基本类型 | 第36-37页 |
| 3.3.2 动态比较器失调与噪声 | 第37-39页 |
| 3.3.3 动态比较器亚稳态误差 | 第39-40页 |
| 3.4 逻辑实现技术 | 第40-42页 |
| 3.4.1 同步SAR逻辑 | 第40-41页 |
| 3.4.2 异步SAR逻辑 | 第41-42页 |
| 3.5 小结 | 第42-44页 |
| 4 10位80MSPS异步SAR ADC电路设计 | 第44-74页 |
| 4.1 二进制校正技术 | 第44-48页 |
| 4.1.1 二进制校正技术基本原理 | 第44-45页 |
| 4.1.2 容错能力与C_DAC建立稳定性的讨论 | 第45-48页 |
| 4.2 新型高能效电容转换方案 | 第48-53页 |
| 4.2.1 绕过技术原理 | 第48-49页 |
| 4.2.2 电容转换方式 | 第49-51页 |
| 4.2.3 能耗与线性度分析 | 第51-53页 |
| 4.3 10位SAR ADC结构 | 第53-55页 |
| 4.4 单位电容确定及匹配性验证 | 第55-56页 |
| 4.5 自举开关 | 第56-60页 |
| 4.5.1 MOS采样开关及非理想效应 | 第56-57页 |
| 4.5.2 自举开关电路 | 第57-60页 |
| 4.6 低噪声动态比较器 | 第60-63页 |
| 4.7 异步SAR控制逻辑以及电容状态控制逻辑 | 第63-68页 |
| 4.7.1 带绕过机制的异步SAR逻辑 | 第63-66页 |
| 4.7.2 电容状态控制逻辑 | 第66-68页 |
| 4.8 数字纠错电路 | 第68-71页 |
| 4.9 SAR ADC前仿真 | 第71-72页 |
| 4.10 小结 | 第72-74页 |
| 5 版图设计及系统后仿真验证 | 第74-82页 |
| 5.1 SAR ADC版图设计 | 第74-76页 |
| 5.1.1 整体版图布局 | 第74-75页 |
| 5.1.2 关键模块版图设计 | 第75-76页 |
| 5.2 SAR ADC后仿真 | 第76-82页 |
| 6 总结与展望 | 第82-84页 |
| 6.1 工作总结 | 第82-83页 |
| 6.2 未来展望 | 第83-84页 |
| 致谢 | 第84-86页 |
| 参考文献 | 第86-90页 |
| 附录 | 第90-93页 |
| A.攻读硕士学位期间发表的论文目录 | 第90页 |
| B.攻读硕士学位期间参加的科研项目 | 第90-93页 |
