| 摘要 | 第4-6页 |
| abstract | 第6-7页 |
| 引言 | 第10-11页 |
| 1 绪论 | 第11-14页 |
| 1.1 超阈值RM逻辑电路设计的研究背景 | 第11-12页 |
| 1.2 标准单元包设计的重要性 | 第12页 |
| 1.3 本文研究内容及安排 | 第12-14页 |
| 2 基于FinFET器件的超阈值RM逻辑电路设计基础 | 第14-21页 |
| 2.1 超阈值优化技术 | 第14-15页 |
| 2.2 RM逻辑电路的数学基础 | 第15-17页 |
| 2.2.1 RM逻辑定义与基本性质 | 第15-16页 |
| 2.2.2 逻辑函数的RM展开形式 | 第16-17页 |
| 2.3 分栅配置FinFET器件 | 第17-20页 |
| 2.3.1 FinFET器件基本特性 | 第17-18页 |
| 2.3.2 双阈值分栅FinFET器件模型实现 | 第18-20页 |
| 2.4 本章小结 | 第20-21页 |
| 3 超阈值RM逻辑单元电路设计 | 第21-34页 |
| 3.1 RM逻辑基本门电路 | 第21-26页 |
| 3.1.1 同栅配置FinFET基本门电路结构 | 第21-22页 |
| 3.1.2 分栅配置FinFET基本门电路结构 | 第22页 |
| 3.1.3 测试平台与HSPICE仿真 | 第22-24页 |
| 3.1.4 RM基本门电路超阈值优化 | 第24-26页 |
| 3.2 RM逻辑复合门电路 | 第26-30页 |
| 3.2.1 三种逻辑风格RM逻辑复合门设计 | 第26-28页 |
| 3.2.2 三种逻辑风格RM逻辑复合门性能比较 | 第28-30页 |
| 3.3 D触发器 | 第30-33页 |
| 3.4 本章小结 | 第33-34页 |
| 4 超阈值RM逻辑单元包设计 | 第34-67页 |
| 4.1 版图设计 | 第34-42页 |
| 4.1.1 NCSU FreePDK15设计规则 | 第34-37页 |
| 4.1.2 RM单元版图设计 | 第37-39页 |
| 4.1.3 DRC验证 | 第39-40页 |
| 4.1.4 LVS验证 | 第40-42页 |
| 4.2 寄生参数提取与修改 | 第42-50页 |
| 4.2.1 FinFET器件结构和符号定义 | 第44-45页 |
| 4.2.2 FinFET寄生电阻模型 | 第45-46页 |
| 4.2.3 FinFET寄生电容模型 | 第46-48页 |
| 4.2.4 版图后仿真 | 第48-50页 |
| 4.3 单元包物理信息抽象化 | 第50-54页 |
| 4.4 单元包时序信息提取与修改 | 第54-66页 |
| 4.4.1 逻辑门单元时序参数 | 第54-55页 |
| 4.4.2 时序弧信息的分类 | 第55-57页 |
| 4.4.3 时序信息提取 | 第57-61页 |
| 4.4.4 单元包时序信息修改 | 第61-66页 |
| 4.5 本章小结 | 第66-67页 |
| 5 双逻辑映射技术 | 第67-77页 |
| 5.1 双逻辑映射原理 | 第67-71页 |
| 5.2 RTL级设计与仿真 | 第71-72页 |
| 5.3 RM逻辑综合与物理实现 | 第72-76页 |
| 5.4 本章小结 | 第76-77页 |
| 6 总结 | 第77-78页 |
| 参考文献 | 第78-81页 |
| 在学研究成果 | 第81-82页 |
| 致谢 | 第82页 |