| 摘要 | 第3-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 GPS干扰总体介绍和开发环境说明 | 第11-15页 |
| 1.1 研究背景和课题系统介绍 | 第11-13页 |
| 1.1.1 行业技术背景 | 第11-12页 |
| 1.1.2 系统背景及课题介绍(过程、目标和难点) | 第12-13页 |
| 1.2 射频干扰的分析的调试工具及环境 | 第13-15页 |
| 1.2.1 硬件环境 | 第13页 |
| 1.2.2 软件环境 | 第13-15页 |
| 第二章 GPS天线受干扰的现象和理论分析 | 第15-21页 |
| 2.1 问题现象描述 | 第15页 |
| 2.2 干扰理论分析 | 第15-20页 |
| 2.2.1 GPS频段特点介绍 | 第15页 |
| 2.2.2 影响接收灵敏度的理论介绍 | 第15-17页 |
| 2.2.3 射频接收的非线性失真的理论介绍 | 第17-18页 |
| 2.2.4 谐波及其产生理论结合实际介绍 | 第18-20页 |
| 2.2.5 信号完整性之串扰理论介绍 | 第20页 |
| 2.3 本章小结 | 第20-21页 |
| 第三章 干扰分析方法梳理和初步实验 | 第21-26页 |
| 3.1 干扰现象的详细描述和测量 | 第21-23页 |
| 3.2 疑似干扰频点的初步判断定位方法 | 第23-25页 |
| 3.3 本章小结 | 第25-26页 |
| 第四章 原因的查找和解决方法的研究实施过程 | 第26-51页 |
| 4.1 来源的测量查找和归纳 | 第26-28页 |
| 4.2 继续定位具体操作 | 第28-30页 |
| 4.3 软件规避的几种方法 | 第30-35页 |
| 4.3.1 修改DDR的时钟 | 第31-32页 |
| 4.3.2 将空置的管脚空闲时配置为GPIO输出低或固定电平 | 第32-34页 |
| 4.3.3 DDR驱动能力优化的效果 | 第34页 |
| 4.3.4 修改MIPI的频率 | 第34-35页 |
| 4.4 重点干扰源归纳推断 | 第35-37页 |
| 4.5 干扰源的深层原因理论分析 | 第37-40页 |
| 4.6 干扰源的深层原因试验分析 | 第40-42页 |
| 4.7 干扰源原因确认和最终优化方法 | 第42-46页 |
| 4.8 芯片基板走线分析 | 第46-50页 |
| 4.8.1 改板前芯片的干扰分析 | 第46-47页 |
| 4.8.2 芯片封装改板 | 第47-50页 |
| 4.9 本章小结 | 第50-51页 |
| 第五章 软件修改的波及分析 | 第51-58页 |
| 5.1 波及分析 | 第51-58页 |
| 5.1.1 恶化条件 | 第51页 |
| 5.1.2 修改DDR频率带来的风险 | 第51-53页 |
| 5.1.3 修改PCLK频率带来的LCD风险 | 第53-58页 |
| 第六章 研究效果评价和总结 | 第58-59页 |
| 6.1 论文总结和效果评估 | 第58页 |
| 6.2 主要工作与创新点 | 第58-59页 |
| 第七章 结束语和展望 | 第59-61页 |
| 7.1 行业思索和展望 | 第59页 |
| 7.2 后续研究工作 | 第59-61页 |
| 7.2.1 孤立频点的分析 | 第59-60页 |
| 7.2.2 对于高频系统干扰的预判以及工具开发 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 致谢 | 第63-64页 |
| 攻读硕士学位期间已发表或录用的论文 | 第64-66页 |