基于Calculix的多核并行分析机制研究及平台设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 目录 | 第7-10页 |
| Contents | 第10-13页 |
| 第一章 绪论 | 第13-19页 |
| 1.1 引言 | 第13页 |
| 1.2 课题研究背景及意义 | 第13-15页 |
| 1.2.1 有限元方法 | 第13-14页 |
| 1.2.2 并行计算技术 | 第14页 |
| 1.2.3 课题意义 | 第14-15页 |
| 1.2.4 课题来源 | 第15页 |
| 1.3 国内外研究现状分析 | 第15-17页 |
| 1.4 论文结构 | 第17-19页 |
| 第二章 多核多线程并行技术 | 第19-28页 |
| 2.1 多核处理器 | 第19-21页 |
| 2.1.1 多核技术发展 | 第20页 |
| 2.1.2 多核并行技术优势 | 第20-21页 |
| 2.2 多核处理技术关键 | 第21-26页 |
| 2.2.1 并行算法 | 第22-23页 |
| 2.2.2 并行算法的性能评价 | 第23-25页 |
| 2.2.3 可扩放性度量方法 | 第25-26页 |
| 2.3 多核处理机结合有限元 | 第26-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 有限元并行计算应用系统设计 | 第28-37页 |
| 3.1 平台功能需求和可行性分析 | 第28-29页 |
| 3.2 有限元求解器的选用 | 第29-30页 |
| 3.3 先导系统TH-1-GZ高性能计算平台 | 第30-33页 |
| 3.3.1 系统概述 | 第31-32页 |
| 3.3.2 硬件系统 | 第32页 |
| 3.3.3 软件系统 | 第32-33页 |
| 3.4 系统设计机制研究 | 第33-36页 |
| 3.4.1 系统总体架构设计 | 第34页 |
| 3.4.2 系统实现 | 第34-35页 |
| 3.4.3 系统工作流程 | 第35-36页 |
| 3.5 本章小结 | 第36-37页 |
| 第四章 系统关键技术 | 第37-53页 |
| 4.1 研究目标与内容 | 第37-38页 |
| 4.2 结构分析有限元法研究 | 第38-39页 |
| 4.3 稀疏矩阵的存储方式 | 第39-41页 |
| 4.4 稀疏矩阵排序算法 | 第41-44页 |
| 4.5 Calculix有限元并行化改造 | 第44-51页 |
| 4.5.1 Calculix结合SPOOLES | 第44-45页 |
| 4.5.2 多核多线程并行化改造 | 第45-48页 |
| 4.5.3 稀疏矩阵最小维度排序算法优化 | 第48-49页 |
| 4.5.4 有限元网格划分 | 第49-50页 |
| 4.5.5 多核并行任务调度 | 第50-51页 |
| 4.6 本章小结 | 第51-53页 |
| 第五章 系统实现与测试分析 | 第53-63页 |
| 5.1 Calculix前端处理模块CGX | 第53-54页 |
| 5.2 Calculix后端处理模块CCX | 第54-56页 |
| 5.2.1 相关附属包部署 | 第54-55页 |
| 5.2.2 CCX在TH-1-GZ上的部署 | 第55-56页 |
| 5.3 并行求解矩阵方程主要方法 | 第56-58页 |
| 5.4 系统测试 | 第58-62页 |
| 5.4.1 平台使用界面 | 第58-59页 |
| 5.4.2 功能测试分析 | 第59-61页 |
| 5.4.3 性能测试分析 | 第61-62页 |
| 5.4.4 参数优化 | 第62页 |
| 5.5 本章小结 | 第62-63页 |
| 结论与展望 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 攻读硕士学位期间发表的论文 | 第68-70页 |
| 致谢 | 第70-71页 |
