| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 缩略语对照表 | 第9-12页 |
| 第一章 绪论 | 第12-16页 |
| 1.1 研究背景 | 第12-13页 |
| 1.2 论文工作和章节安排 | 第13-16页 |
| 第二章 SoC FPGA嵌入式系统软硬件设计方法 | 第16-26页 |
| 2.1 FPGA设计原理 | 第16-20页 |
| 2.2 ARM嵌入式系统介绍 | 第20-22页 |
| 2.2.1 ARM嵌入式系统的构成 | 第20-22页 |
| 2.3 SoC FPGA的软硬件设计流程 | 第22-26页 |
| 2.3.1 基于Qsys的硬件设计流程 | 第22-24页 |
| 2.3.2 基于SoC EDS的软件设计流程 | 第24-26页 |
| 第三章 嵌入式视频传输系统硬件设计 | 第26-46页 |
| 3.1 视频图像传输系统 | 第26-28页 |
| 3.2 DE1-SoC开发平台简介 | 第28-31页 |
| 3.3 图像采集模块 | 第31-35页 |
| 3.3.1 TRDB-D5M摄像头介绍 | 第31-33页 |
| 3.3.2 硬件设计 | 第33-35页 |
| 3.4 图像处理模块 | 第35-39页 |
| 3.4.1 常用色彩空间 | 第35-37页 |
| 3.4.2 RGB到YUV色彩空间的转换 | 第37页 |
| 3.4.3 H.264编码模块 | 第37-39页 |
| 3.5 图像显示模块 | 第39-41页 |
| 3.5.1 SDRAM控制器 | 第39-40页 |
| 3.5.2 VGA显示控制模块 | 第40-41页 |
| 3.6 硬件系统搭建 | 第41-46页 |
| 3.6.1 自定制外设 | 第42-43页 |
| 3.6.2 模块化系统搭建 | 第43-46页 |
| 第四章 嵌入式视频传输系统软件设计 | 第46-60页 |
| 4.1 SoC FPGA的软件设计 | 第46-47页 |
| 4.2 编码端系统环境搭建 | 第47-50页 |
| 4.3 编码端软件设计 | 第50-54页 |
| 4.3.1 获取Qsys外设偏移地址 | 第50-52页 |
| 4.3.2 获取总线物理地址 | 第52-53页 |
| 4.3.3 图像数据缓冲 | 第53-54页 |
| 4.3.4 RTP-UDP图像传输 | 第54页 |
| 4.4 解码端软件设计 | 第54-60页 |
| 4.4.1 Sabre Lite开发板环境搭建 | 第55-56页 |
| 4.4.2 基于VPU的H.264格式视频硬解码 | 第56-57页 |
| 4.4.3 VPU视频解码的软件实现 | 第57-60页 |
| 第五章 测试与总结 | 第60-66页 |
| 5.1 系统测试 | 第60-63页 |
| 5.1.1 使用安捷伦逻辑分析仪测试 H.264 编码模块 | 第60-62页 |
| 5.1.2 使用 Signal Tap II 嵌入式逻辑分析仪测试图像采集模块 | 第62-63页 |
| 5.1.3 系统传输速率测试 | 第63页 |
| 5.2 总结与展望 | 第63-66页 |
| 参考文献 | 第66-68页 |
| 致谢 | 第68-70页 |
| 作者简介 | 第70-71页 |