| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 引言 | 第8-11页 |
| 1.1 课题研究背景 | 第8页 |
| 1.2 嵌入式FLASH存储器的发展现状 | 第8-9页 |
| 1.3 研究内容与论文结构 | 第9-11页 |
| 第2章 FLASH存储器简介 | 第11-17页 |
| 2.1 非易失性存储器简介 | 第11-12页 |
| 2.2 NAND FLASH存储单元的工作原理 | 第12-15页 |
| 2.2.1 ETOX浮栅结构 | 第12-13页 |
| 2.2.2 电荷输运机制 | 第13-15页 |
| 2.3 本章小结 | 第15-17页 |
| 第3章 FLASH IP核嵌入式系统与硬件接口设计 | 第17-40页 |
| 3.1 目标DSP简介 | 第17-20页 |
| 3.1.1 ADP16结构 | 第17-18页 |
| 3.1.2 总线结构 | 第18-20页 |
| 3.2 FLASH IP核简介 | 第20-23页 |
| 3.2.1 IP核的定义 | 第20-21页 |
| 3.2.2 GIP工作模式 | 第21-22页 |
| 3.2.3 GIP引脚描述 | 第22-23页 |
| 3.3 嵌入式FLASH存储器在DSP中的三种工作模式 | 第23-25页 |
| 3.3.1 FLASH存储器与DSP内部连接方式 | 第23页 |
| 3.3.2 嵌入式FLASH存储器在DSP中的三种工作模式 | 第23-25页 |
| 3.4 GIP2的结构 | 第25-27页 |
| 3.5 GIP2与ADP16的硬件接口设计 | 第27-38页 |
| 3.5.1 硬件接口电路中控制寄存器的基本结构及工作原理 | 第27页 |
| 3.5.2 GIP的控制时序 | 第27-31页 |
| 3.5.3 时序产生与控制电路的代码设计 | 第31-38页 |
| 3.5.4 硬件接口电路 | 第38页 |
| 3.6 本章小结 | 第38-40页 |
| 第4章 FLASH应用程序接口设计 | 第40-47页 |
| 4.1 API描述和功能说明 | 第40-41页 |
| 4.2 API的主要内容 | 第41-44页 |
| 4.3 API的操作流程 | 第44-46页 |
| 4.4 本章小结 | 第46-47页 |
| 第5章 仿真结果 | 第47-53页 |
| 5.1 仿真简介 | 第47页 |
| 5.2 上电复位仿真结果 | 第47-48页 |
| 5.3 CSM状态判断仿真结果 | 第48页 |
| 5.4 擦除操作仿真结果 | 第48-52页 |
| 5.4.1 擦除验证过程 | 第49页 |
| 5.4.2 编程写“0”过程 | 第49-50页 |
| 5.4.3 验证读过程 | 第50页 |
| 5.4.4 擦除/验证过程 | 第50-51页 |
| 5.4.5 擦除过程整体仿真结果图 | 第51-52页 |
| 5.5 本章小结 | 第52-53页 |
| 第6章 总结与展望 | 第53-55页 |
| 6.1 工作总结 | 第53页 |
| 6.2 研究展望 | 第53-55页 |
| 参考文献 | 第55-59页 |
| 致谢 | 第59-60页 |
| 附录A 个人简历 | 第60-61页 |
| 附录B 在学期间发表的学术论文与研究成果 | 第61-62页 |
| 附录C 论文中的用图 | 第62-63页 |
| 附录D 论文中的用表 | 第63页 |
