| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第11-19页 |
| 1.1 研究背景及研究现状 | 第11-15页 |
| 1.1.1 研究背景 | 第11-12页 |
| 1.1.2 国内外研究现状 | 第12-15页 |
| 1.2 研究内容及意义 | 第15-17页 |
| 1.3 论文主要技术指标 | 第17页 |
| 1.4 论文的结构安排 | 第17-19页 |
| 第二章 大气湍流与LDPC码基本理论 | 第19-28页 |
| 2.1 大气湍流主要效应及对通信链路性能的影响 | 第19-22页 |
| 2.1.1 光强闪烁 | 第19-20页 |
| 2.1.2 光强闪烁对通信链路性能的影响 | 第20-22页 |
| 2.2 近地湍流信道无线光通信链路噪声分析 | 第22-24页 |
| 2.3 LDPC码基本原理 | 第24-27页 |
| 2.3.1 线性分组码 | 第24-25页 |
| 2.3.2 LDPC码的校验矩阵 | 第25-26页 |
| 2.3.3 LDPC码的Tanner图 | 第26-27页 |
| 2.4 本章总结 | 第27-28页 |
| 第三章 LDPC码编码方案设计、实现和验证 | 第28-41页 |
| 3.1 LDPC码编码算法方案设计 | 第28-34页 |
| 3.1.1 基于IEEE802.16e标准的LDPC码介绍 | 第28-29页 |
| 3.1.2 基于高斯消元的编码算法 | 第29-30页 |
| 3.1.3 基于近似下三角矩阵的编码算法 | 第30-31页 |
| 3.1.4 IEEE802.16e标准的LDPC码快速编码算法 | 第31-34页 |
| 3.2 LDPC码编码电路实现 | 第34-38页 |
| 3.2.1 串并转换模块 | 第35页 |
| 3.2.2 矩阵乘法模块 | 第35-36页 |
| 3.2.3 校验位计算模块 | 第36-37页 |
| 3.2.4 编码输出模块 | 第37-38页 |
| 3.3 编码器的FPGA实现和仿真验证 | 第38-40页 |
| 3.3.1 编码器的FPGA实现 | 第38-39页 |
| 3.3.2 编码算法的仿真及结果分析 | 第39-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第四章 译码算法方案设计及重要参数确定 | 第41-56页 |
| 4.1 LDPC码的译码算法设计 | 第41-48页 |
| 4.1.1 比特翻转译码算法 | 第41-42页 |
| 4.1.2 置信传播译码算法 | 第42-45页 |
| 4.1.3 LLR BP译码算法 | 第45-46页 |
| 4.1.4 最小和译码算法 | 第46-47页 |
| 4.1.5 归一化最小和译码算法 | 第47-48页 |
| 4.2 译码性能仿真分析 | 第48-50页 |
| 4.3 LDPC码译码方案的确定 | 第50-51页 |
| 4.4 LDPC码译码方案重要参数确定 | 第51-55页 |
| 4.4.1 译码迭代次数的确定 | 第51-52页 |
| 4.4.2 归一化校正因子的确定 | 第52-55页 |
| 4.5 本章总结 | 第55-56页 |
| 第五章 译码算法电路实现 | 第56-73页 |
| 5.1 译码器结构方案设计 | 第56-57页 |
| 5.1.1 译码器的基本结构 | 第56页 |
| 5.1.2 不同译码器结构比较 | 第56-57页 |
| 5.2 译码器模块方案设计 | 第57-67页 |
| 5.2.1 接收信息初始化模块方案设计 | 第59-61页 |
| 5.2.2 校验节点处理模块方案设计 | 第61-64页 |
| 5.2.3 数据存储模块方案设计 | 第64-65页 |
| 5.2.4 比特节点处理模块方案设计 | 第65-66页 |
| 5.2.5 控制模块方案设计 | 第66-67页 |
| 5.3 译码器电路实现 | 第67-71页 |
| 5.3.1 接收信息初始化模块电路实现 | 第68-69页 |
| 5.3.2 校验节点处理模块电路实现 | 第69页 |
| 5.3.3 比特节点处理模块电路实现 | 第69-70页 |
| 5.3.4 完整译码器电路实现 | 第70-71页 |
| 5.4 本章总结 | 第71-73页 |
| 第六章 译码算法电路仿真验证和测试 | 第73-85页 |
| 6.1 译码器功能的仿真验证 | 第73-81页 |
| 6.1.1 生成待译码码字 | 第73-74页 |
| 6.1.2 接收信息初始化模块的仿真验证及结果分析 | 第74-77页 |
| 6.1.3 比特节点处理模块仿真验证及结果分析 | 第77-78页 |
| 6.1.4 校验节点处理模块的仿真验证及结果分析 | 第78-79页 |
| 6.1.5 控制模块的仿真验证及结果分析 | 第79-80页 |
| 6.1.6 完整译码器的仿真验证及结果分析 | 第80-81页 |
| 6.2 编译码器的测试验证及结果分析 | 第81-84页 |
| 6.2.1 板级测试验证及结果分析 | 第81-82页 |
| 6.2.2 链路级测试验证及结果分析 | 第82-84页 |
| 6.3 本章总结 | 第84-85页 |
| 第七章 总结与展望 | 第85-87页 |
| 7.1 全文总结 | 第85-86页 |
| 7.2 课题展望 | 第86-87页 |
| 致谢 | 第87-88页 |
| 参考文献 | 第88-92页 |
