| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 引言 | 第9-17页 |
| ·课题背景介绍 | 第9-10页 |
| ·国内外研究发展现状 | 第10-12页 |
| ·课题相关技术介绍 | 第12-14页 |
| ·系统相关高速串行接口技术介绍 | 第12-13页 |
| ·新型可重构技术介绍 | 第13-14页 |
| ·论文结构简介 | 第14-17页 |
| 第二章 平台系统总体方案设计 | 第17-27页 |
| ·系统总体方案设计 | 第17-19页 |
| ·DSP 处理器选型情况 | 第19-20页 |
| ·FPGA 选型介绍 | 第20-21页 |
| ·并行系统构架介绍 | 第21-26页 |
| ·系统并行性分析 | 第21-24页 |
| ·互连接口方案设计 | 第24-26页 |
| ·系统总体性能分析 | 第26页 |
| ·本章小结 | 第26-27页 |
| 第三章 系统主要电路设计 | 第27-45页 |
| ·以 TMS320C6678 核心的电路设计 | 第27-34页 |
| ·JTAG 调试接口电路设计 | 第27-28页 |
| ·DSP 系统时钟电路设计 | 第28-30页 |
| ·DSP 外部存储器电路设计 | 第30-31页 |
| ·高速串行接口电路设计 | 第31-32页 |
| ·TMS320C6678 其它部分电路设计 | 第32-34页 |
| ·XC5VLX110T 电路设计 | 第34-39页 |
| ·FPGA 配置电路设计 | 第34-35页 |
| ·FPGA 时钟电路设计 | 第35-36页 |
| ·FPGA Rocket IO 接口电路设计 | 第36-37页 |
| ·FPGA 可配置 IO 分配情况介绍 | 第37-38页 |
| ·FPGA 存储器接口电路设计 | 第38-39页 |
| ·SDI 及 Camera Link 以及 PAL 接口电路设计 | 第39-44页 |
| ·SDI 介绍及接口电路设计 | 第39-41页 |
| ·Camera Link 介绍及接口电路设计 | 第41-43页 |
| ·PAL 介绍及接口电路设计 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第四章 系统电源及 PCB 设计 | 第45-69页 |
| ·系统功耗总体分析 | 第45-46页 |
| ·TMS320C6678 功耗分析 | 第45页 |
| ·XC5VLX110T 功耗分析 | 第45-46页 |
| ·高速存储器功耗分析 | 第46页 |
| ·系统总体功耗分析 | 第46页 |
| ·系统电源设计 | 第46-53页 |
| ·系统整体电源方案 | 第47页 |
| ·各个独立电源电路设计 | 第47-53页 |
| ·系统电源上电顺序 | 第53-57页 |
| ·系统电源上电顺序分析 | 第53-55页 |
| ·系统上电顺序电路设计 | 第55-57页 |
| ·系统 PCB 设计 | 第57-66页 |
| ·系统 PCB 设计分析 | 第57-62页 |
| ·信号完整性设计 | 第62-66页 |
| ·本章小结 | 第66-69页 |
| 第五章 多核编程与实例分析 | 第69-103页 |
| ·多核关键技术分析 | 第69-75页 |
| ·并行任务处理模型 | 第69-71页 |
| ·并行任务识别 | 第71-72页 |
| ·内核通信 | 第72页 |
| ·多核导航数据运动 | 第72-74页 |
| ·数据传输组件 | 第74-75页 |
| ·多核开发软件介绍 | 第75-76页 |
| ·KeyStone 硬件介绍 | 第76-81页 |
| ·SRIO 调试 | 第81-85页 |
| ·HyperLink 调试 | 第85-92页 |
| ·KeyStone 引导与多核调试 | 第92-98页 |
| ·KeyStone 引导 | 第92-95页 |
| ·多核调试 | 第95-98页 |
| ·多核设计实例 | 第98-101页 |
| ·本章小结 | 第101-103页 |
| 第六章 总结 | 第103-105页 |
| 参考文献 | 第105-109页 |
| 作者简介及在学期间发表的学术论文与研究成果 | 第109页 |