| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-15页 |
| ·研究背景和意义 | 第9-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·国内研究现状 | 第11页 |
| ·国外研究现状 | 第11-12页 |
| ·论文的主要研究内容 | 第12-13页 |
| ·论文的组织结构 | 第13-15页 |
| 第2章 相关技术介绍 | 第15-25页 |
| ·AVS 视频综述 | 第15-16页 |
| ·AVS 关键技术 | 第16-20页 |
| ·比特流结构 | 第16-17页 |
| ·帧内预测 | 第17-18页 |
| ·帧间预测 | 第18-19页 |
| ·变换和量化 | 第19-20页 |
| ·熵编码 | 第20页 |
| ·环路滤波 | 第20页 |
| ·嵌入式多核片上系统平台 | 第20-21页 |
| ·多核并行划分及通信机制介绍 | 第21-24页 |
| ·多核并行划分 | 第21-22页 |
| ·通信机制 | 第22-24页 |
| ·嵌入式多核系统应用 | 第24页 |
| ·本章小结 | 第24-25页 |
| 第3章 AVS 在 FPGA 单核系统上的移植和实现 | 第25-35页 |
| ·基于 FPGA 单核系统的硬件设计 | 第25-29页 |
| ·硬件开发平台 | 第25-26页 |
| ·基于 EDK 的硬件设计 | 第26-29页 |
| ·测试硬件系统 | 第29页 |
| ·基于 Xilkernel 的 AVS 软件移植 | 第29-31页 |
| ·文件操作 | 第30页 |
| ·编码器参数设置 | 第30-31页 |
| ·动态分配内存 | 第31页 |
| ·性能评价与分析 | 第31-33页 |
| ·本章小结 | 第33-35页 |
| 第4章 基于 FPGA 多核结构的 AVS 帧组级并行编码 | 第35-53页 |
| ·整体方案 | 第35页 |
| ·基于 FPGA 多核系统硬件设计 | 第35-38页 |
| ·通信机制研究与测试 | 第38-43页 |
| ·主处理器核间通信流程 | 第39-40页 |
| ·协处理器核间通信流程 | 第40-41页 |
| ·核间通信测试 | 第41-43页 |
| ·基于帧组级并行算法 | 第43-45页 |
| ·AVS 压缩算法并行性分析 | 第43页 |
| ·基于流水线结构的 AVS 帧组级并行算法 | 第43-45页 |
| ·算法实现 | 第45-51页 |
| ·性能测试与分析 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第5章 基于 FPGA 多核系统的 AVS 改进帧级并行编码 | 第53-77页 |
| ·整体方案 | 第53-54页 |
| ·硬件设计 | 第54-57页 |
| ·通信测试 | 第57-58页 |
| ·基于 AVS 的改进帧级并行算法 | 第58-61页 |
| ·算法实现 | 第61-72页 |
| ·主处理器算法实现 | 第62-66页 |
| ·协处理器算法实现 | 第66-72页 |
| ·性能测试与分析 | 第72-75页 |
| ·本章小结 | 第75-77页 |
| 结论 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 攻读硕士学位期间发表的学术论文 | 第83-85页 |
| 致谢 | 第85页 |
