| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第一章 绪论 | 第11-17页 |
| ·论文研究背景和意义 | 第11-12页 |
| ·国内外研究现状 | 第12-15页 |
| ·RSA 算法硬件实现的研究现状 | 第12-14页 |
| ·高速 PCB 设计的研究现状 | 第14-15页 |
| ·论文的主要研究内容 | 第15-16页 |
| ·论文的章节安排 | 第16-17页 |
| 第二章 基于高速 PCB 的非对称加密系统架构及原理 | 第17-24页 |
| ·总体架构 | 第17-18页 |
| ·RSA 非对称加密算法的硬件实现原理 | 第18-21页 |
| ·高速 PCB 信号完整性理论的研究与分析 | 第21-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 RSA 非对称加密算法的硬件实现 | 第24-36页 |
| ·RSA 算法硬件实现框图 | 第24-25页 |
| ·RSA 算法的硬件实现流程设计 | 第25-29页 |
| ·硬件实现的流程设计 | 第25-28页 |
| ·硬件实现的 FSM 模型设计 | 第28-29页 |
| ·硬件实现的组成模块设计 | 第29-32页 |
| ·RSA_TOP 模块 | 第29-30页 |
| ·Montgomery 模乘模块 | 第30页 |
| ·FIFO 模块 | 第30-31页 |
| ·Memory 模块 | 第31-32页 |
| ·RSA 算法的 Verilog 编程实现 | 第32-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 非对称加密系统的硬件设计与实现 | 第36-50页 |
| ·加密系统的硬件设计 | 第36-44页 |
| ·主芯片 | 第36页 |
| ·电源电路设计 | 第36-37页 |
| ·SDRAM 设计 | 第37-41页 |
| ·SDRAM 电路设计 | 第38页 |
| ·SDRAM 控制器的硬件实现 | 第38-41页 |
| ·图像输入电路设计 | 第41-42页 |
| ·图像输出电路设计 | 第42-43页 |
| ·配置电路设计 | 第43-44页 |
| ·高速 PCB 的信号完整性设计 | 第44-47页 |
| ·原理图中的信号完整性设计 | 第44-45页 |
| ·高速 PCB 中的信号完整性设计 | 第45-47页 |
| ·叠层设计 | 第45页 |
| ·元件布局 | 第45-46页 |
| ·布线设计 | 第46-47页 |
| ·高速 PCB 图 | 第47-48页 |
| ·硬件实物图 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 第五章 系统仿真与功能测试 | 第50-58页 |
| ·RSA 算法仿真与功能测试 | 第50-55页 |
| ·RSA 算法仿真 | 第50-52页 |
| ·RSA 算法硬件测试 | 第52-55页 |
| ·SDRAM 硬件测试 | 第55-56页 |
| ·图像输出电路测试 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 结论与展望 | 第58-60页 |
| 参考文献 | 第60-64页 |
| 攻读硕士学位期间取得的研究成果 | 第64-65页 |
| 致谢 | 第65-66页 |
| 附件 | 第66页 |