多通道宽带信号采集处理系统设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-12页 |
| ·课题研究的背景与意义 | 第8页 |
| ·研究状况与进展 | 第8-10页 |
| ·本文的主要工作和内容安排 | 第10-12页 |
| 2 硬件电路设计和数据采集处理的相关理论 | 第12-25页 |
| ·信号完整性分析理论 | 第12-18页 |
| ·传输线理论 | 第12-13页 |
| ·特性阻抗理论 | 第13-14页 |
| ·特性阻抗的计算 | 第14-15页 |
| ·反射和串扰分析 | 第15-18页 |
| ·电源完整性分析 | 第18-20页 |
| ·电源分配网络分析 | 第18-19页 |
| ·同步开关噪声分析 | 第19-20页 |
| ·带通采样理论 | 第20-21页 |
| ·通道校正 | 第21-24页 |
| ·硬件系统通道一致性设计 | 第22页 |
| ·通道校正滤波器估计 | 第22-23页 |
| ·通道校正 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 3 系统硬件电路设计 | 第25-42页 |
| ·系统电路功能要求及方案设计 | 第25-27页 |
| ·系统电路功能要求 | 第25页 |
| ·系统电路技术要求 | 第25-26页 |
| ·系统总体方案 | 第26-27页 |
| ·电源网络分析与设计 | 第27-32页 |
| ·ADC模拟供电方案 | 第27-28页 |
| ·FPGA电源设计 | 第28-30页 |
| ·系统电源网络设计 | 第30-32页 |
| ·ADC电路设计 | 第32-37页 |
| ·ADC功能结构 | 第32页 |
| ·前端模拟信号输入电路设计 | 第32-35页 |
| ·时钟接收电路设计 | 第35页 |
| ·数据输出接口设计 | 第35-37页 |
| ·FPGA与DSP数据接口电路设计 | 第37-39页 |
| ·双口RAM数据接口的设计 | 第37-38页 |
| ·Serial RapidIO接口的电路设计 | 第38-39页 |
| ·FPGA I/O管脚资源的分配 | 第39-41页 |
| ·FPGA I/O资源简介 | 第39-40页 |
| ·高速串行通信接口相关I/O资源的分配 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 4 高速PCB设计和仿真验证 | 第42-54页 |
| ·高速PCB设计流程 | 第42-43页 |
| ·层叠结构和阻抗控制 | 第43-45页 |
| ·电路PCB布局与布线 | 第45-48页 |
| ·电路PCB布局 | 第45-46页 |
| ·电源平面的分割 | 第46-47页 |
| ·高速时钟信号的布线 | 第47-48页 |
| ·系统地平面的处理 | 第48页 |
| ·PCB设计的仿真验证 | 第48-53页 |
| ·IBIS仿真模型 | 第49-50页 |
| ·高速时钟信号的信号完整性仿真 | 第50-51页 |
| ·DDR3信号完整性仿真 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 5 系统电路调试及性能测试 | 第54-65页 |
| ·系统电源网络的性能测试 | 第54-56页 |
| ·ADC数据接口调试与性能测试 | 第56-60页 |
| ·ADC芯片配置接口调试 | 第56-58页 |
| ·ADC数据输出接口调试 | 第58-59页 |
| ·ADC性能测试 | 第59-60页 |
| ·DDR3数据接口调试 | 第60-63页 |
| ·复位 | 第61页 |
| ·初始化 | 第61-62页 |
| ·数据读写测试 | 第62-63页 |
| ·FPGA与ARM数据接口调试 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 6 总结 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-69页 |
