高压NMOS器件和SCR的高鲁棒性ESD保护研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-12页 |
| ·课题的研究背景和意义 | 第9-11页 |
| ·本文研究的主要内容和工作安排 | 第11-12页 |
| 第二章 ESD保护的基本原理 | 第12-21页 |
| ·ESD保护的基本思想 | 第12页 |
| ·ESD保护器件的基本特性 | 第12-14页 |
| ·二极管(Diode)的ESD保护原理 | 第14-16页 |
| ·二极管的伏安特性 | 第14页 |
| ·反偏二极管的ESD特性 | 第14-15页 |
| ·正偏二极管 | 第15-16页 |
| ·高压NMOS器件的ESD保护原理 | 第16-18页 |
| ·可控硅SCR | 第18-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 静电放电模型及测试方法 | 第21-31页 |
| ·ESD模型概述 | 第21-23页 |
| ·HBM模型 | 第21-23页 |
| ·MM模型 | 第23页 |
| ·静电放电的测试组合 | 第23-25页 |
| ·I/O脚对电源和地的静电放电测试 | 第23-24页 |
| ·引脚之间的静电放电测试 | 第24-25页 |
| ·VDD-to-VSS/地的静电放电测试 | 第25页 |
| ·ESD测试方法 | 第25-31页 |
| ·Zap测试法 | 第25-27页 |
| ·TLP测试技术 | 第27-31页 |
| 第四章 ESD性能测试 | 第31-63页 |
| ·器件的ESD测试结构 | 第31-33页 |
| ·单个高压器件的测试结构 | 第31-32页 |
| ·器件的有源箝位电路测试结构 | 第32-33页 |
| ·NHV器件的ESD测试 | 第33-36页 |
| ·单个NHV器件的ESD测试结果分析 | 第33-35页 |
| ·NHV器件的有源箝位电路测试结果分析 | 第35-36页 |
| ·HVE器件的ESD测试 | 第36-40页 |
| ·单个NHVE器件的ESD测试 | 第36-38页 |
| ·NHVE器件的有源箝位电路ESD测试 | 第38-40页 |
| ·NDSE器件的ESD测试 | 第40-50页 |
| ·单个NDSE器件的ESD测试 | 第40-41页 |
| ·带衬底触发的NDSE器件的ESD测试 | 第41-44页 |
| ·有源泵NDSE器件的有源箝位电路 | 第44-48页 |
| ·带栅极耦合电容的NDSE器件的有源箝位电路 | 第48-50页 |
| ·NHVEA器件的ESD测试 | 第50-54页 |
| ·单个NHVEA器件的ESD测试 | 第50-54页 |
| ·NDSEA器件的ESD测试 | 第54-55页 |
| ·NHVD器件的ESD测试 | 第55-56页 |
| ·高压SCR器件的ESD保护电路的研究 | 第56-62页 |
| ·HVDD8IP单元 | 第58-59页 |
| ·HVDD8IF单元 | 第59-60页 |
| ·HVDD12IP单元 | 第60-61页 |
| ·HVDD12IF单元 | 第61页 |
| ·HV4SC1R2PE单元 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第五章 ESD保护电路及其版图实现 | 第63-71页 |
| ·ESD保护器件版图设计原则 | 第63-65页 |
| ·高压NMOS器件的ESD保护电路和版图实现 | 第65-69页 |
| ·高压NMOS器件单元的版图实现 | 第67-68页 |
| ·ESD保护电路 | 第68页 |
| ·ESD保护电路的版图实现 | 第68-69页 |
| ·SCR的ESD保护电路和版图实现 | 第69-71页 |
| ·ESD保护电路 | 第69-70页 |
| ·ESD保护电路的版图实现 | 第70-71页 |
| 总结 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-75页 |
| 攻读硕士学位期间取得的研究成果 | 第75页 |
