基于FPGA的软件雷达脉压处理器的实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-14页 |
| ·课题的研究背景和意义 | 第9-10页 |
| ·国内外文献综述 | 第10-12页 |
| ·FPGA+DSP结构在软件雷达中的应用 | 第10-11页 |
| ·脉冲压缩技术在雷达中的应用 | 第11-12页 |
| ·本文的研究内容和结构安排 | 第12-14页 |
| 第2章 脉压处理器的实现原理 | 第14-21页 |
| ·脉压处理器的硬件平台 | 第14-15页 |
| ·脉压处理器的设计要求 | 第15-17页 |
| ·脉压处理器的实现方案 | 第17-20页 |
| ·常用的脉压处理方法 | 第17-19页 |
| ·脉压处理器的方案论证 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第3章 脉压处理器的FPGA实现 | 第21-43页 |
| ·FPGA外部引脚的信号形式 | 第21-24页 |
| ·脉压处理器的结构设计 | 第24-37页 |
| ·总体设计 | 第24-25页 |
| ·时钟管理模块 | 第25页 |
| ·寄存器接口模块 | 第25-30页 |
| ·回波数据输入模块 | 第30-31页 |
| ·存储模块 | 第31-32页 |
| ·地址及控制信号产生模块 | 第32-36页 |
| ·MAC运算模块 | 第36页 |
| ·数据输出模块 | 第36-37页 |
| ·FPGA实现及程序下载 | 第37-38页 |
| ·软件接口 | 第38-42页 |
| ·ICS-554 识别 | 第39页 |
| ·输出模式选择 | 第39-40页 |
| ·去除延时 | 第40页 |
| ·输入脉压点数 | 第40页 |
| ·输入脉冲周期点数 | 第40页 |
| ·输入脉冲个数 | 第40-41页 |
| ·输入本地码数据 | 第41页 |
| ·配置参数占用总线时间 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第4章 脉压处理器的功能测试及结果分析 | 第43-61页 |
| ·采用的测试信号 | 第43-48页 |
| ·处理精度 | 第48-53页 |
| ·处理速度 | 第53-54页 |
| ·多普勒频率影响测试 | 第54-55页 |
| ·功能测试 | 第55-59页 |
| ·DDC数据直接输出和去除延时功能的测试 | 第55-57页 |
| ·脉冲压缩处理功能的测试 | 第57-59页 |
| ·本章小结 | 第59-61页 |
| 结论 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 攻读学位期间发表的学术论文 | 第66-67页 |
| 哈尔滨工业大学硕士学位论文原创性声明 | 第67页 |
| 哈尔滨工业大学硕士学位论文使用授权书 | 第67页 |
| 哈尔滨工业大学硕士学位涉密论文管理 | 第67-68页 |
| 致谢 | 第68页 |
