基于DDS和PLL的频率合成器的研制
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-10页 |
| 1 引言 | 第10-15页 |
| ·频率合成的概念 | 第10页 |
| ·频率合成器的发展及研究情况 | 第10-13页 |
| ·本论文的背景和主要工作 | 第13-15页 |
| 2 频率合成技术的实现原理 | 第15-30页 |
| ·直接数字频率合成(DDS)技术的理论基础 | 第15-21页 |
| ·DDS的组成及工作原理 | 第15-16页 |
| ·DDS的理想频谱特性 | 第16-19页 |
| ·DDS的杂散性能分析 | 第19-21页 |
| ·锁相频率合成技术的基本理论 | 第21-29页 |
| ·锁相环的结构及工作原理 | 第21-22页 |
| ·锁相环路的相位模型和基本方程 | 第22-26页 |
| ·锁相频率合成 | 第26-29页 |
| ·本章小结 | 第29-30页 |
| 3 基于DDS和PLL的频率合成器方案设计 | 第30-40页 |
| ·DDS+PLL组合系统方案及杂散分析 | 第30-34页 |
| ·PLL内插DDS组合方案 | 第30-31页 |
| ·环外混频式组合方案 | 第31-32页 |
| ·DDS激励PLL方案 | 第32-33页 |
| ·DDS内环分频式 | 第33-34页 |
| ·捕获辅助电路设计 | 第34-37页 |
| ·方案的选择 | 第37-39页 |
| ·系统的主要技术指标 | 第37页 |
| ·DDS激励PLL方案的确定 | 第37-39页 |
| ·本章小结 | 第39-40页 |
| 4 跳频频率合成器的实现 | 第40-60页 |
| ·频率合成器的硬件电路设计 | 第40-50页 |
| ·DDS的芯片选择及外围电路设计 | 第40-44页 |
| ·双D鉴相器的设计 | 第44-45页 |
| ·环路滤波器的设计 | 第45-48页 |
| ·压控振荡器的电路设计 | 第48-49页 |
| ·选通控制电路的设计 | 第49-50页 |
| ·频率合成器的软件系统设计 | 第50-52页 |
| ·PCB设计中的电磁兼容性问题 | 第52-53页 |
| ·频率合成器的研制与性能测试 | 第53-59页 |
| ·电路调试 | 第54-55页 |
| ·频率合成器的性能测试 | 第55-59页 |
| ·本章小结 | 第59-60页 |
| 5 结论 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 附录 A | 第63-64页 |
| 附录 B | 第64-65页 |
| 作者简历 | 第65-67页 |
| 学位论文数据集 | 第67页 |
