| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题的目的与意义 | 第9-11页 |
| ·基于H.264帧内编码技术的静态图像编码的意义 | 第9-11页 |
| ·基于FPGA实现系统的意义 | 第11页 |
| ·论文工作与内容安排 | 第11-13页 |
| 第二章 基于帧内预测编码的静态图像编码比特数控制策略 | 第13-22页 |
| ·引言 | 第13页 |
| ·初始量化参数判定 | 第13-16页 |
| ·宏块级比特分配和量化参数调整 | 第16-18页 |
| ·比特数控制算法实验结果 | 第18-22页 |
| 第三章 基于FPGA的图像编码硬件系统总体设计 | 第22-30页 |
| ·引言 | 第22页 |
| ·H.264/AVC帧内编码 | 第22-24页 |
| ·硬件编码系统并行度分析 | 第24-27页 |
| ·硬件编码系统宏块流水线设计 | 第27页 |
| ·基于离散余弦变换的模式选择 | 第27-28页 |
| ·系统总体结构设计 | 第28页 |
| ·针对比特数控制的硬件编码系统 | 第28-30页 |
| 第四章 帧内预测、变换及量化环路的硬件设计 | 第30-44页 |
| ·引言 | 第30页 |
| ·帧内预测模块设计 | 第30-37页 |
| ·可配置4路并行的帧内预测器 | 第31-36页 |
| ·亮度、色度穿插进行的预测流程设计 | 第36-37页 |
| ·模块仿真、性能和资源利用 | 第37页 |
| ·DCT/Hadamard变换模块设计 | 第37-41页 |
| ·并行4×4二维变换结构 | 第37-41页 |
| ·模块仿真、性能和资源利用 | 第41页 |
| ·量化、反量化模块设计 | 第41-44页 |
| 第五章 CABAC熵编码硬件设计 | 第44-66页 |
| ·引言 | 第44页 |
| ·熵编码系统架构 | 第44-45页 |
| ·输入数据分析 | 第45-46页 |
| ·二值化处理器和上下文模型选择器的设计 | 第46-54页 |
| ·FL二值化器结构 | 第47-49页 |
| ·UTU二值化器结构 | 第49-50页 |
| ·EGK二值化器结构 | 第50-51页 |
| ·控制模块的设计 | 第51-52页 |
| ·上下文模型选择器的设计 | 第52-53页 |
| ·模块仿真、性能与资源利用 | 第53-54页 |
| ·算术编码器设计 | 第54-66页 |
| ·基于上下文的自适应算术编码模块设计 | 第55-56页 |
| ·旁路编码模块设计 | 第56-57页 |
| ·归一化模块设计 | 第57-58页 |
| ·比特生成模块设计 | 第58-64页 |
| ·全流水的算术编码器结构 | 第64-65页 |
| ·模块性能与资源利用 | 第65-66页 |
| 第六章 论文总结与展望 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 附录1: 测试图像编码统计 | 第69-72页 |
| 附录2: CABAC熵编码器仿真波形 | 第72-73页 |
| 致谢 | 第73-74页 |
| 攻读硕士学位期间发表的学术论文 | 第74页 |