| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第1章 绪论 | 第9-15页 |
| ·课题背景及课题意义 | 第9页 |
| ·国内外相关领域的研究进展 | 第9-11页 |
| ·课题研究内容 | 第11-13页 |
| ·集成电路设计流程 | 第11-12页 |
| ·网络处理器物理设计流程 | 第12-13页 |
| ·论文内容 | 第13-15页 |
| 第2章 网络处理器综合 | 第15-25页 |
| ·综合策略 | 第15-16页 |
| ·综合设计约束 | 第16-19页 |
| ·设置设计规则约束 | 第16-17页 |
| ·设置设计优化约束 | 第17-19页 |
| ·优化设计 | 第19-20页 |
| ·综合优化步骤 | 第19-20页 |
| ·解决设计的多重相关性 | 第20页 |
| ·分析和解决综合问题及最终综合结果 | 第20-23页 |
| ·分析及解决专门问题 | 第20-21页 |
| ·综合报告及结果分析 | 第21-23页 |
| ·本章小结 | 第23-25页 |
| 第3章 网络处理器自动布局布线 | 第25-43页 |
| ·自动布局布线概述 | 第25页 |
| ·网络处理器的布图规划 | 第25-29页 |
| ·布图规划概述 | 第25-27页 |
| ·决定布图规划的主要因素 | 第27-28页 |
| ·电源规划和布线 | 第28页 |
| ·使用尝试布线分析拥塞和时序 | 第28-29页 |
| ·网络处理器布局 | 第29-30页 |
| ·网络处理器布线 | 第30-36页 |
| ·时钟树综合和布线 | 第30页 |
| ·使用布线工具进行全局布线和详细布线 | 第30-35页 |
| ·优化金属层上的金属密度 | 第35-36页 |
| ·网络处理器时序，电源，串扰和，设计规则分析 | 第36-41页 |
| ·时序分析与优化 | 第36-39页 |
| ·电源分析 | 第39-40页 |
| ·分析和修复串扰 | 第40页 |
| ·检查违反报告 | 第40-41页 |
| ·本章小结 | 第41-43页 |
| 第4章 网络处理器静态时序分析，串扰分析与形式验证 | 第43-57页 |
| ·概述 | 第43页 |
| ·静态时序分析 | 第43-45页 |
| ·串扰分析 | 第45-54页 |
| ·串扰延迟分析 | 第45-46页 |
| ·静态噪声分析 | 第46-47页 |
| ·网络处理器串扰分析结果报告 | 第47-54页 |
| ·形式验证 | 第54-55页 |
| ·本章小结 | 第55-57页 |
| 第5章 网络处理器物理验证 | 第57-63页 |
| ·物理验证概述 | 第57页 |
| ·设计规则检查的DRC RULE 和LVS RULE 文件 | 第57-58页 |
| ·设计规则检查（DRC） | 第58-60页 |
| ·DRC 概述 | 第58页 |
| ·DRC 检查过程 | 第58-59页 |
| ·DRC 问题及修改方法 | 第59-60页 |
| ·版图与电路图的对照（LVS） | 第60-62页 |
| ·LVS 概述 | 第60页 |
| ·LVS 检查过程 | 第60-61页 |
| ·LVS 解决问题的方法和最终检查结果 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 结论 | 第63-65页 |
| 参考文献 | 第65-67页 |
| 附录一 综合部分脚本 | 第67-73页 |
| 附录二 自动布局布线脚本 | 第73-85页 |
| 附录三 静态时序分析和串扰分析和形式验证脚本 | 第85-87页 |
| 附录四 验证脚本 | 第87-89页 |
| 攻读硕士学位期间发表的学术论文 | 第89-91页 |
| 致谢 | 第91页 |