高速低功耗SRAM的设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题的来源及研究意义 | 第10页 |
| ·半导体存储器综述 | 第10-11页 |
| ·SRAM的发展趋势与进展 | 第11-12页 |
| ·课题的主要工作及技术要点 | 第12-14页 |
| 第二章 设计描述 | 第14-18页 |
| ·设计要求 | 第14页 |
| ·随机存储器的特点 | 第14页 |
| ·SRAM的结构 | 第14-18页 |
| 第三章 SRAM的电路设计 | 第18-44页 |
| ·存储单元 | 第18-25页 |
| ·存储单元的结构 | 第18-20页 |
| ·数据存储原理 | 第20页 |
| ·SRAM的读/写操作 | 第20-22页 |
| ·存储单元的工作稳定性 | 第22-25页 |
| ·存储阵列组织 | 第25-29页 |
| ·问题的产生 | 第25-26页 |
| ·存储单元结构及阵列中的串扰分析 | 第26-27页 |
| ·防止串扰的措施 | 第27-29页 |
| ·灵敏放大器结构 | 第29-34页 |
| ·SRAM中灵敏放大器的原理 | 第29页 |
| ·灵敏放大器的类型 | 第29-30页 |
| ·新型结构的灵敏放大器的设计 | 第30-33页 |
| ·结论 | 第33-34页 |
| ·预充电路设计 | 第34-37页 |
| ·预充电逻辑及其控制 | 第34-35页 |
| ·预充电读写操作分析 | 第35-37页 |
| ·字线放电电路 | 第37-38页 |
| ·脉冲产生电路设计 | 第38-44页 |
| ·通用的脉冲产生电路 | 第38-39页 |
| ·脉冲产生电路的时序分析 | 第39-40页 |
| ·脉冲产生电路的设计 | 第40-41页 |
| ·设计结果与仿真分析 | 第41页 |
| ·结论 | 第41-44页 |
| 第四章 SRAM的低功耗设计 | 第44-50页 |
| ·CMOS IC中的功耗来源 | 第44-45页 |
| ·SRAM设计的低功耗技术 | 第45-50页 |
| ·系统结构级 | 第45-47页 |
| ·逻辑电路级 | 第47-48页 |
| ·电路版图级 | 第48-49页 |
| ·结论 | 第49-50页 |
| 第五章 SRAM功能模型 | 第50-56页 |
| ·SRAM单元的模型 | 第50-51页 |
| ·存储器模型 | 第51-56页 |
| 第六章 SRAM的版图设计 | 第56-62页 |
| ·版图的设计方法 | 第56-57页 |
| ·版图设计流程 | 第57-59页 |
| ·划分 | 第57页 |
| ·布局 | 第57-58页 |
| ·布线 | 第58-59页 |
| ·时钟树布线 | 第59页 |
| ·版图的验证 | 第59-62页 |
| ·设计规则检查（DRC） | 第59-60页 |
| ·版图与电路图一致性检查（LVS） | 第60-61页 |
| ·版图寄生参数提取（LPE） | 第61页 |
| ·电气规则检查（ERC） | 第61-62页 |
| 第七章 SRAM的仿真及其物理实现 | 第62-66页 |
| ·逻辑仿真 | 第62-63页 |
| ·SRAM后仿真 | 第63-66页 |
| 第八章 结论 | 第66-68页 |
| 致谢 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 研究成果 | 第74-75页 |
