| 摘要 | 第1-3页 |
| Abstract | 第3-7页 |
| 第一章 概论 | 第7-17页 |
| §1.1 漏电保护器的作用 | 第7-8页 |
| §1.2 漏电保护器的分类 | 第8-10页 |
| §1.3 漏电保护器的分级保护发展情况 | 第10页 |
| §1.4 电流型漏电保护器的原理 | 第10-12页 |
| §1.5 现有总级漏电保护芯片的不足与本课题设计的芯片具有的优点 | 第12-17页 |
| 第二章 芯片整体系统的设计 | 第17-25页 |
| §2.1 芯片管脚介绍 | 第17-18页 |
| §2.2 芯片设计相关指标 | 第18-19页 |
| §2.3 芯片整体系统设计框图 | 第19页 |
| §2.4 整个芯片的工作过程介绍 | 第19-20页 |
| §2.5 各功能模块介绍 | 第20-25页 |
| 第三章 芯片模拟部分电路的全定制设计 | 第25-44页 |
| §3.1 ICO振荡器电路的设计 | 第25-26页 |
| §3.2 复位电路的设计 | 第26-27页 |
| §3.3 带隙基准源电路的设计 | 第27-30页 |
| §3.4 多个偏置电压产生电路的设计 | 第30-34页 |
| §3.5 多个偏置电流产生电路的设计 | 第34-35页 |
| §3.6 缓冲器电路的设计 | 第35-37页 |
| §3.7 运算放大器电路的设计 | 第37-41页 |
| §3.7.1 运算放大器电路的分析 | 第37-38页 |
| §3.7.2 运算放大器电路的仿真结果 | 第38-41页 |
| §3.8 比较器电路的设计 | 第41-44页 |
| 第四章 芯片数字部分电路的全定制设计 | 第44-62页 |
| §4.1 数字部分电路设计的准备工作 | 第44-45页 |
| §4.2 分频电路的设计 | 第45-46页 |
| §4.3 脉宽检测电路的设计 | 第46-48页 |
| §4.4 连续性检测电路的设计 | 第48-49页 |
| §4.5 多个延时电路的设计 | 第49-50页 |
| §4.6 跳闸、合闸输出波产生电路的设计 | 第50-52页 |
| §4.7 报警输出电路的设计 | 第52-53页 |
| §4.8 输出驱动电路的设计 | 第53页 |
| §4.9 开关控制电路的设计 | 第53-60页 |
| §4.9.1 开关状态信号的产生 | 第53-54页 |
| §4.9.2 5s脉宽检测的实现 | 第54-55页 |
| §4.9.3 合闸条件判断的实现 | 第55-56页 |
| §4.9.4 断闸后30s延时的实现 | 第56-57页 |
| §4.9.5 芯片上电第一次合闸使能信号的产生 | 第57页 |
| §4.9.6 总体合闸使能信号的产生 | 第57-60页 |
| §4.10 数字部分电路总体仿真 | 第60-62页 |
| §4.10.1 跳闸整体仿真结果 | 第60-61页 |
| §4.10.2 合闸整体仿真结果 | 第61-62页 |
| 第五章 芯片的整合与实现 | 第62-74页 |
| §5.1 芯片实现的总体说明 | 第62页 |
| §5.2 芯片版图的绘制 | 第62-71页 |
| §5.2.1 上华工艺介绍 | 第62-65页 |
| §5.2.2 版图绘制中的注意点 | 第65-71页 |
| §5.3 测试芯片的实现 | 第71-74页 |
| 第六章 测试方法和结果 | 第74-101页 |
| §6.1 芯片的测试方法 | 第74-75页 |
| §6.1.1 芯片测试方案的设计 | 第74-75页 |
| §6.1.2 芯片测试所需的设备 | 第75页 |
| §6.2 芯片的测试结果 | 第75-98页 |
| §6.2.1 芯片模拟部分的测试结果 | 第75-82页 |
| §6.2.2 芯片数字部分的测试结果 | 第82-88页 |
| §6.2.3 芯片的总体测试 | 第88-98页 |
| §6.3 对芯片的测试结果的总结 | 第98-101页 |
| 回顾与展望 | 第101-102页 |
| 参考文献 | 第102-103页 |
| 致谢 | 第103页 |