| 第一章 绪论 | 第1-8页 |
| ·变电站综合自动化系统 | 第6页 |
| ·对时方式和对时系统现状 | 第6-7页 |
| ·VME总线的应用 | 第7页 |
| ·本论文的工作 | 第7-8页 |
| 第二章 变电站GPS对时方法及本设计依据的总体思想 | 第8-18页 |
| ·传统变电站时间同步方法 | 第8-11页 |
| ·时间同步的作用 | 第8页 |
| ·循环式远动规约中的时间同步方法 | 第8-9页 |
| ·IEC60870-5-101、IEC60870-5-103 中的时间同步方法 | 第9-10页 |
| ·传统时间同步方法中的问题 | 第10-11页 |
| ·GPS 技术与时间同步 | 第11-16页 |
| ·网络对时方案 | 第12-13页 |
| ·GPS 秒脉冲对时方案 | 第13-14页 |
| ·用 IRIG-B 码进行对时 | 第14-16页 |
| ·本设计依据的总体思想 | 第16-18页 |
| 第三章 本设计的芯片选择和 ASIC 及 FPGA 技术 | 第18-29页 |
| ·IRIG-B 码解码器的设计方案及芯片选择 | 第18页 |
| ·ASIC 及 FPGA 技术 | 第18-26页 |
| ·专用集成电路ASIC设计方法 | 第18-20页 |
| ·可编程逻辑器件 | 第20-21页 |
| ·A11era 可编程逻辑器件及本设计选用的 ACEXlK 系列 FPGA | 第21-26页 |
| ·Altera 集成设计工具软件 MAXPLUSII 及 VHDL 硬件描述语言 | 第26-29页 |
| ·MAXPIUSII 编程环境 | 第26页 |
| ·2 VHDL 硬件描述语言 | 第26-29页 |
| 第四章 IRIG-B 码解码器的设计 | 第29-42页 |
| ·IRIG-B 码解码器的软件设计 | 第29-39页 |
| ·整体设计方案 | 第29-30页 |
| ·分频电路设计 | 第30页 |
| ·显示电路设计 | 第30-31页 |
| ·解码电路设计 | 第31-38页 |
| ·接口电路设计 | 第38-39页 |
| ·软件部分设计小结 | 第39页 |
| ·IRIG-B 码解码器硬件设计 | 第39-40页 |
| ·各部分器件介绍 | 第39页 |
| ·用 Prote1995e 进行 PCB 板设计 | 第39-40页 |
| ·芯片配置、程序下载及实验 | 第40-42页 |
| 第五章 VME 总线在装置中的应用 | 第42-52页 |
| ·VME 总线介绍 | 第42-46页 |
| ·VME 总线基本原理 | 第42-44页 |
| ·VME 总线并行处理机制 | 第44-45页 |
| ·VME 总线特性 | 第45-46页 |
| ·VME 总线物理结构 | 第46页 |
| ·VME 总线在装置中应用 | 第46-49页 |
| ·1 采用专用接口芯片设计介绍 | 第47-49页 |
| ·用 CPLD／FPGA 完成接口设计 | 第49页 |
| ·与其它总线的比较 | 第49-50页 |
| ·VME 总线在电力系统自动化装置中应用 | 第50-52页 |
| 第六章总结 | 第52-53页 |
| 参考文献 | 第53-55页 |
| 致谢 | 第55页 |
